一种驱动电路、驱动芯片和显示装置制造方法及图纸

本申请涉及一种驱动电路，包括：路径匹配模块，用于消除PWM展宽时钟信号和PWM产生时钟信号之间的未知相位差；PWM模块，基于显示数据、所述PWM产生时钟信号和所述PWM展宽时钟信号产生PWM信号；通道电流输出模块，在所述PWM信号有效期间，输出恒定电流。该电路一方面可以对LED的点亮时间进行补偿；另一方面，通过路径匹配的方式，最终可以实现PWM较为精确的相位补偿。位补偿。位补偿。

【技术实现步骤摘要】
一种驱动电路、驱动芯片和显示装置


[0001]本申请涉及LED显示领域，具体涉及一种驱动电路、驱动芯片和显示装置。

技术介绍

[0002]LED显示屏的显示中通常采用行驱动芯片和列驱动芯片来点亮LED阵列。一种情况下，LED阵列的阳极通过行线连接到行驱动芯片的输出，LED阵列的阴极通过列线连接到列驱动芯片。列驱动芯片常采用恒流源芯片来实现，恒流源芯片根据显示数据来控制恒流源的开启时间，从而决定对应列线上灯珠的点亮时间。更为具体地，行驱动芯片根据显示数据控制对应的每一行的LED的点亮，列驱动芯片根据显示数据产生相应的PWM信号，并在PWM信号的有效时间内，控制列驱动芯片输出恒定的电流到对应列线，以此点亮LED灯珠。其中，可以通过调节PWM信号有效时间的宽度来改变对应列线的LED的点亮时间。
[0003]现有技术中，在LED显示屏恒流源驱动芯片中，PWM产生模块根据寄存器的控制信号和SRAM模块接收的图像数据信息产生PWM信号，在此PWM信号的有效时间内控制输出恒定的电流。理想的PWM信号是方波，然而，在实际显示中，由于非理想因素的存在，会造成LED点亮时间的损失。而LED的亮度是与点亮的时间有关的，因此，这必然导致LED存在亮度上的损失。现有技术中一方面在亮度补偿上缺失较为有效的方式，另一方面，现有技术中难以做到较为精确的补偿。
[0004]如何解决上述技术问题成为亟待解决的问题。

技术实现思路

[0005]本申请的目的在于克服现有技术的不足，提供一种驱动电路，该驱动电路可以解决实际显示中存在的显示时间损失造成的亮度缺失的问题，且在亮度补偿中能够消除由于各时钟经过的组合逻辑电路不同等原因造成的时钟相位之间的未知相位偏差，做到较为精确的补偿。
[0006]本申请的目的是通过以下技术方案来实现的：
[0007]在一方面，本申请提供一种显示驱动电路，包括：
[0008]路径匹配模块，用于消除PWM展宽时钟信号和PWM产生时钟信号之间的未知相位差；
[0009]PWM模块，基于显示数据、所述PWM产生时钟信号和所述PWM展宽时钟信号产生PWM信号；
[0010]通道电流输出模块，在所述PWM信号有效期间，输出恒定电流；
[0011]其中，所述PWM展宽时钟信号与所述PWM产生时钟信号之间相差K个完整时钟周期，其中，0≤K＜1。
[0012]本申请中，PWM展宽时钟信号(CLKS)与所述PWM产生时钟信号相差K个完整时钟周期；PWM模块根据展宽时钟信号、产生时钟信号和显示数据生成最终的PWM信号，其中，最终的PWM信号对原本的显示数据对应的PWM信号进行了展宽，添加了用于亮度补偿的小数部分
宽度(小数个时钟周期)，展宽的宽度为CLKS与CLKG之间的相位差，即K个时钟周期，以此弥补显示时间的损失。路径匹配模块可以消除CLKS与CLKG之间的未知相位差，使得最终输入PWM模块的用于产生PWM信号的CLKS与CLKG之间是期望的固定相位差K。
[0013]进一步的，所述所述路径匹配模块包括：
[0014]第一逻辑电路，初始时钟信号经所述第一逻辑电路后输出所述PWM产生时钟信号；
[0015]第一装置，延迟时钟信号经所述第一装置后输出所述PWM展宽时钟信号；
[0016]所述初始时钟信号经所述第一逻辑电路的逻辑路径与所述延迟时钟信号在所述第一装置中经过的逻辑路径完全相同。
[0017]为了实现对原始的PWM信号的展宽，通常会选择一初始时钟信号，以及与初始时钟信号具有一定相位差(或延时)的延迟时钟信号(例如，与初始时钟信号相差P个完整时钟周期)。基于显示数据和初始时钟信号生成初始的PWM信号，基于初始的PWM信号和延迟时钟信号生成与初始的PWM信号宽度相同，但具有一定延迟的PWM信号，该延迟一般为P个完整时钟周期，再将上述两个PWM信号进行逻辑运算(例如逻辑或)得到最终的PWM信号。可以理解地，延迟时钟信号与初始时钟信号之间的相位差(延时)大小决定了展宽的宽度，初始时钟信号用于产生初始的PWM信号，是PWM产生时钟信号，延迟时钟信号用于展宽，是PWM展宽时钟信号。然而，实际中，选择的上述两个时钟信号经过的逻辑电路不同。例如，一般情况下，初始时钟信号直接输入到PWM产生模块中(如D触发器)；延迟时钟信号通过多路选择器从多个延迟时钟信号中择一输出后输入到PWM产生模块中。由于多路选择器内部实际存在组合逻辑电路，因此，最终输入到PWM产生模块的初始时钟信号和延迟时钟信号之间，并非相差期望的P个完整时钟周期，而是还存在未知的相位偏差或相位差。可以理解，该部分未知相位偏差由初始时钟信号和延迟时钟信号经过的不同逻辑路径或组合逻辑电路引起，也可认为通过的路径不同导致了不同的迟延。
[0018]如上所述，为了实现亮度补偿，可以设置装置，从与初始时钟信号存在不同相位差(或延时)的延迟时钟信号中选择一个输出，作为最终生成PWM信号的时钟信号(延迟时钟信号)，选择不同的延迟时钟信号，可以决定对亮度补偿的大小或对最终的PWM展宽的宽度。本申请中，通过第一装置来对延迟时钟信号进行选择，由于第一装置在选择此延迟时钟信号时形成的电路路径上的选择逻辑电路器件(或电路器件)会造成延迟，因此选择的延迟时钟信号与初始时钟信号之间将不只是存在期望的延迟或相位差，还会存在未知相位偏差或延迟。对此，本申请还包括一第一逻辑电路，该电路用于补偿上述未知相位偏差或延迟，即对初始时钟信号施加相同的未知量抵消未知相位偏差或延迟。具体地，就是让初始时钟信号经过的逻辑电路和延迟时钟信号(也可认为是被选择的延迟时钟信号)在第一装置中经过的逻辑电路完全相同，也即设置第一逻辑电路，让该第一逻辑电路上的电子元器件、处理逻辑和第一装置对延迟时钟信号的处理逻辑完全匹配或相同。完全匹配或相同可以包括电子元器件的类型、数目、组合方式等完全相同。这样设置，两部分硬件电路对经过各个电路的时钟信号造成的延时相同(第一逻辑电路对初始时钟信号造成的延迟和第一装置对被选择的延迟时钟信号造成的延时)，两部分相互抵消，因此，第一逻辑电路处理后的初始时钟信号(PWM产生时钟信号)和被选择的、经第一装置处理后的延迟时钟信号(PWM展宽时钟信号)之间的延时或偏差是准确和可控的，即为展宽所需要的期望的相位偏差，如P个完整时钟周期，也就是说，初始时钟信号(PWM产生时钟信号)和被选择的延迟时钟信号(PWM展宽时钟信
号)之间的未知相位差被消除了，输入到PWM模块的用于产生PWM信号的两个时钟信号之间是期望的相位差。
[0019]进一步地，所述驱动电路还包括一个多相位时钟产生模块，用于产生N个相位差相同的时钟信号，所述N个相位差相同的时钟信号作为所述初始时钟信号和延迟时钟信号。其中，本申请中的N个相位差相同的时钟信号，是指多相位时钟产生模块产生的N个时钟信号中，依次相差1/N个时钟周期，即各时钟信号之间的相位差按等差数列排列。举例来说，第二个时钟信号与第一个时钟信号相差1/N个时钟周期，第三个时钟信号与第二个时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：路径匹配模块，用于消除PWM展宽时钟信号和PWM产生时钟信号之间的未知相位差；PWM模块，基于显示数据、所述PWM产生时钟信号和所述PWM展宽时钟信号产生PWM信号；通道电流输出模块，在所述PWM信号有效期间，输出恒定电流；其中，所述PWM展宽时钟信号与所述PWM产生时钟信号之间相差K个完整时钟周期，其中，0≤K＜1。2.根据权利要求1所述的一种驱动电路，其特征在于，所述路径匹配模块包括：第一逻辑电路，初始时钟信号经所述第一逻辑电路后输出所述PWM产生时钟信号；第一装置，延迟时钟信号经所述第一装置后输出所述PWM展宽时钟信号；所述初始时钟信号经所述第一逻辑电路的逻辑路径与所述延迟时钟信号在所述第一装置中经过的逻辑路径完全相同。3.根据权利要求2所述的一种驱动电路，其特征在于，所述驱动电路还包括一个多相位时钟产生模块，用于产生N个相位差相同的时钟信号，所述N个相位差相同的时钟信号作为所述初始时钟信号和延迟时钟信号。4.根据权利要求3所述的一种驱动电路，其特征在于，所述第一装置为多路选择器，用于从N个延迟时钟信号中择一输出作为所述PWM展宽时钟信号。5.根据权利要求1
‑
...

【专利技术属性】
技术研发人员：唐永生，黄立，芦世雄，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：