本申请提供一种多核机制的仿真方法、装置和电子设备，包括：在测试用例的运行过程中，识别是否存在可并行的多个目标测试序列；响应于存在可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核；基于目标仿真核并列运行每个目标测试序列直至结束；继续运行测试用例中的下一个测试序列，直至测试用例运行结束。本申请中，基于多核机制实现测试序列的并列运行，缩短了测试用例的运行时间，提高了芯片验证的效率。了芯片验证的效率。了芯片验证的效率。
【技术实现步骤摘要】
多核机制的仿真方法、装置和电子设备
[0001]本申请涉及芯片验证领域，尤其涉及一种多核机制的仿真方法、装置和电子设备。
技术介绍
[0002]随着芯片设计的复杂程度的增加，对于芯片的各个模块的验证的时间也随之增加，使得芯片的验证效率受到了一定程度的影响。
[0003]因此，如何提升芯片验证的效率成为了目前需要解决的问题。
技术实现思路
[0004]本申请的目的旨在至少在一定程度上解决上述技术中的技术问题之一。
[0005]本申请第一方面提供了一种多核机制的仿真方法，包括：在测试用例的运行过程中，识别是否存在可并行的多个目标测试序列；响应于存在所述可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核；基于所述目标仿真核并列运行所述每个目标测试序列直至结束；继续运行所述测试用例中的下一个测试序列，直至所述测试用例运行结束。
[0006]本申请第一方面提供的一种多核机制的仿真方法，还具备如下技术特征，包括：
[0007]根据本申请一实施例，所述在测试用例的运行过程中，识别是否存在可并行的多个目标测试序列，包括：响应于所述测试用例满足并行条件，确定所述测试用例存在所述可并行的多个目标测试序列，其中，每个目标测试序列包括至少一个待运行测试序列。
[0008]根据本申请一实施例，所述方法还包括：识别所述测试用例中，存在多个待运行测试序列不存在依赖关系，且运行结束后可继续运行所述下一个测试序列，并确定所述测试用例满足所述并行条件。
[0009]根据本申请一实施例，所述目标测试序列为不存在依赖关系且运行结束后可继续运行所述下一个测试序列的所述多个待运行测试序列。
[0010]根据本申请一实施例，所述响应于存在所述可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核，包括：响应于存在可用仿真核，基于所述可用仿真核为所述目标测试序列配置匹配的所述目标仿真核；响应于不存在可用仿真核，将所述目标测试序列放置于待运行队列中，直至配置匹配的所述目标仿真核。
[0011]根据本申请一实施例，所述响应于存在可用仿真核，基于所述可用仿真核为所述目标测试序列配置匹配的所述目标仿真核，包括：识别所述仿真核的未占用空间大于或等于所述目标测试序列的运行空间，则将所述仿真核作为所述可用仿真核；响应于所述可用仿真核提供的仿真环境与所述目标测试序列对应的待运行功能匹配，将所述可用仿真核确定为所述目标仿真核。
[0012]根据本申请一实施例，所述方法还包括：响应于所述测试用例不满足所述并行条件，基于所述运行仿真核对所述测试用例进行仿真直至仿真结束。
[0013]本申请第二方面提供了一种多核机制的仿真装置，包括：识别模块，用于在测试用
例的运行过程中，识别是否存在可并行的多个目标测试序列；配置模块，用于响应于存在所述可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核；并行模块，用于基于所述目标仿真核并列运行所述每个目标测试序列直至结束；仿真模块，用于继续运行所述测试序列中的下一个测试序列，直至所述测试用例运行结束。
[0014]本申请第二方面提供的一种多核机制的仿真装置，还具备如下技术特征，包括：
[0015]根据本申请一实施例，所述识别模块，还用于：响应于所述测试用例满足并行条件，确定所述测试用例存在所述可并行的多个目标测试序列，其中，每个目标测试序列包括至少一个待运行测试序列。
[0016]根据本申请一实施例，所述识别模块，还用于：识别所述测试用例中，存在多个待运行测试序列不存在依赖关系，且运行结束后可继续运行所述下一个测试序列，并确定所述测试用例满足所述并行条件。
[0017]根据本申请一实施例，所述目标测试序列为不存在依赖关系且运行结束后可继续运行所述下一个测试序列的所述多个待运行测试序列。
[0018]根据本申请一实施例，所述配置模块，还用于：响应于存在可用仿真核，基于所述可用仿真核为所述目标测试序列配置匹配的所述目标仿真核；响应于不存在可用仿真核，将所述目标测试序列放置于待运行队列中，直至配置匹配的所述目标仿真核。
[0019]根据本申请一实施例，所述配置模块，还用于：识别所述仿真核的未占用空间大于或等于所述目标测试序列的运行空间，则将所述仿真核作为所述可用仿真核；响应于所述可用仿真核提供的仿真环境与所述目标测试序列对应的待运行功能匹配，将所述可用仿真核确定为所述目标仿真核。
[0020]根据本申请一实施例，所述仿真模块，还用于：响应于所述测试用例不满足所述并行条件，基于所述运行仿真核对所述测试用例进行仿真直至仿真结束。
[0021]本申请第三方面实施例提供了一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本申请第一方面提供的多核机制的仿真方法。
[0022]本申请第四方面实施例提供了一种存储有计算机指令的可读存储介质，所述计算机指令用于使所述计算机执行本申请第一方面提供的多核机制的仿真方法。
[0023]本申请第五方面实施例提供了一种计算机程序产品，当所述计算机程序产品中的指令处理器执行时，执行本申请第一方面提供的多核机制的仿真方法。
[0024]本申请提供的多核机制的仿真方法及装置，在测试用例的运行过程中识别待运行的测试序列中是否存在可并行的多个目标测试序列，若存在可并行的多个目标测试序列，则分别为每个目标测试序列配置匹配的目标仿真核。每个目标测试序列可以在其对应的目标仿真核中运行，当目标测试序列运行结束后，可以继续运行测试用例中的下一个测试序列，直至测试用例运行结束。本申请中，基于多核机制实现测试序列的并列运行，缩短了测试用例的运行时间，提高了芯片验证的效率。
[0025]本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0026]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0027]图1为本申请一实施例的多核机制的仿真方法的流程示意图；
[0028]图2为本申请另一实施例的多核机制的仿真方法的流程示意图；
[0029]图3为本申请另一实施例的多核机制的仿真方法的流程示意图；
[0030]图4为本申请另一实施例的多核机制的仿真方法的流程示意图；
[0031]图5为本申请另一实施例的多核机制的仿真方法的流程示意图；
[0032]图6为本申请一实施例的多核机制的仿真装置的结构示意图；
[0033]图7为本申请另一实施例的多核机制的仿真装置的结构示意图；
[0034]图8是本申请一实施例的电子设备的框图。
具体实施方式
[0035]下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多核机制的仿真方法，其特征在于，包括：在测试用例的运行过程中，识别是否存在可并行的多个目标测试序列；响应于存在所述可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核；基于所述目标仿真核并列运行所述每个目标测试序列直至结束；继续运行所述测试用例中的下一个测试序列，直至所述测试用例运行结束。2.根据权利要求1所述的方法，其特征在于，所述在测试用例的运行过程中，识别是否存在可并行的多个目标测试序列，包括：响应于所述测试用例满足并行条件，确定所述测试用例存在所述可并行的多个目标测试序列，其中，每个目标测试序列包括至少一个待运行测试序列。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：识别所述测试用例中，存在多个待运行测试序列不存在依赖关系，且运行结束后可继续运行所述下一个测试序列，并确定所述测试用例满足所述并行条件。4.根据权利要求3所述的方法，其特征在于，所述目标测试序列为不存在依赖关系且运行结束后可继续运行所述下一个测试序列的所述多个待运行测试序列。5.根据权利要求4所述的方法，其特征在于，所述响应于存在所述可并行的多个目标测试序列，为每个目标测试序列配置匹配的目标仿真核，包括：响应于存在可用仿真核，基于所述可用仿真核为所述目标测试序列配置匹配的所述目标仿真核；响应于不存在可用仿真核，将所述目标测试序列放置于待运行队列中，直至配置匹配的所述目标仿真核。6.根据权利要求5所述的方法，其特征在于，所述响应于存在可用仿真核，基于所述可用仿真核为所述目标测试序列配置匹配的所述目标仿真核，包括：识别所述仿真核的未占用空间大于或等于所述目标测试序列的运行空间，则将所述仿真核作为所述可用仿真核；响应于所述可用仿真核提供的仿真环境与所述目标测试序列对应的待运行功能匹配，将所述可用仿真核确定为所述目标仿真核。7.根据权利要求1
‑
6任一项所述的方法，其特征在于，所述方法还包括：响应于所述测试用例不满足所述并行条件，基于所述运行仿真核对所述测试用例进行仿真直至仿真结束。8.一...
【专利技术属性】
技术研发人员：索健，王正，
申请(专利权)人：杭州爱芯元智科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。