一种基于VPX机箱的多通道窄带数据总线传输方法技术

本发明专利技术公开一种基于VPX机箱的多通道窄带数据总线传输方法，通过STBUS总线及特定的传输策略完成机箱内窄带通信功能板卡与端机板卡之间的K口及串口通信，窄带通信功能板卡与端机板卡槽位安装灵活，硬件接口简单占用布线资源少，方便扩展和支持多个窄带通信功能板卡。卡。

【技术实现步骤摘要】
一种基于VPX机箱的多通道窄带数据总线传输方法


[0001]本专利技术涉及一种多通道窄带数据总线传输方法，特别是一种基于VPX机箱的多通道窄带数据总线传输方法。

技术介绍

[0002]机动指挥通信系统组网灵活、机动性强、通信手段丰富，在数据话音自动路由等方面具有较大优势，在战场指挥、应急、反恐等军民领域均有大量应用。基于VPX机箱的一体化通信装置作为机动指挥通信系统的核心，融合了多种类型不同频段的宽窄组网方式，其中窄带通信板卡主要包含了北斗通信板卡、超视距通信板卡和超短波通信板卡。
[0003]目前，由于一个机箱中多个窄带通信功能板卡都需要和机箱内端机板卡进行通信，而且窄带通信功能板卡是从原来的独立设备进行板卡化集成演变而来，在板卡化过程中设备保留了K口数据接口和串口数据接口，K口数据接口传输同步话音码流，串口数据接口用来传输普通数据码流，传统的窄带数据总线传输方式需要每个窄带通信板卡通过一个K口及一个串口接口来和机箱内的端机板卡对应的K口及串口直接相连，每增加一个窄带通信板卡，机箱的VPX背板上需要增加一个K口及一个串口通路，机箱内的端机板卡也需要对应新增一个K口及一个串口接口，机箱内的端机板卡和窄带通信板卡槽位安装位置固定。

技术实现思路

[0004]本专利技术目的在于提供一种基于VPX机箱的多通道窄带数据总线传输方法，解决多个窄带通信板卡与端机板卡通信时需要较多硬件接口资源、板卡槽位安装位置固定及背板信号布线资源占用量多的问题。
[0005]一种基于VPX机箱的多通道窄带数据总线传输方法的具体步骤为：
[0006]第一步 搭建基于VPX机箱的多通道窄带数据总线传输系统
[0007]基于VPX机箱的多通道窄带数据总线传输系统，包括：时隙映射表模块、数据缓存及时隙查找模块、时隙映射写模块、读数据及总线输出模块、总线时隙取数模块、数据缓存模块、串口发数取数模块、K口发数取数模块与总线时隙放数模块。所述数据缓存及时隙查找模块的数量与系统内窄带通信功能板卡与端机板卡的总数量一致。
[0008]数据缓存及时隙查找模块与时隙映射表模块相连，并且通过STBUS总线与总线时隙放数模块相连，时隙映射写模块与数据缓存及时隙查找模块相连，读数据及总线输出模块与时隙映射写模块相连，总线时隙取数模块通过STBUS总线与读数据及总线输出模块相连，数据缓存模块与总线时隙取数模块及总线时隙放数模块相连，串口发数取数模块及K口发数取数模块均与数据缓存模块相连。
[0009]时隙映射表模块的功能为：存储时隙表。
[0010]数据缓存及时隙查找模块的功能为：查找板卡数据缓存及板卡时隙。
[0011]时隙映射写模块的功能为：映射数据。
[0012]读数据及总线输出模块的功能为：输出STBUS总线信号。
[0013]总线时隙取数模块的功能为：从STBUS总线上读取数据。
[0014]数据缓存模块的功能为：实现K口及串口数据缓存。
[0015]串口发数取数模块的功能为：从数据缓存模块中读取串口数据及写入串口数据。
[0016]K口发数取数模块的功能为：从数据缓存模块中读取K口数据及写入K口数据。
[0017]总线时隙放数模块的功能为：输出STBUS总线的DATA_IN信号。
[0018]第二步时隙映射表模块存储时隙表
[0019]时隙映射表模块存储256个表项，每个表项共4个字节，第一个字节存储板卡ID，即板卡的身份标识，第二个字节存储此板卡需要放置在STBUS总线DATA_OUT信号的起始时隙位置，第三个字节存储此板卡需要放置在DATA_OUT信号的结束时隙位置，第四个字节为预留字节。
[0020]第三步 数据缓存及时隙查找模块查找板卡数据缓存及板卡时隙
[0021]数据缓存及时隙查找模块缓存STBUS总线窄带通信功能板卡或端机板卡的DATA_IN数据，在每个STBUS帧周期开始前清空缓存数据，并于STBUS帧周期开始时重新开始缓存，即从第零时隙开始缓存板卡数据。缓存DATA_IN信号的第零个时隙数据内容为此板卡的板卡ID，此后缓存的数据为此板卡的通信数据，通过板卡ID在时隙映射表模块的时隙映射表中查找起始时隙位置和结束时隙位置。
[0022]第四步 时隙映射写模块映射数据
[0023]时隙映射写模块在每个STBUS帧周期内依次访问每个数据缓存及时隙查找模块，根据每路板卡ID对应的起始时隙及结束时隙把缓存的板卡通信数据映射存储到RAM中，例如某板卡ID对应的起始时隙为20，结束时隙为25，则把此板卡ID缓存的板卡通信数据依次存储到RAM地址20至RAM地址25的空间里，即只存储此板卡前6个字节的板卡通信数据，数据缓存及时隙查找模块中剩余的缓存数据认为是无效数据，不进行处理，时隙映射写模块每个STBUS帧周期写完一块RAM，RAM空间为128字节，下一个STBUS帧周期写另外一块RAM，通过RAM0及RAM1两块RAM实现乒乓存储数据。
[0024]第五步 读数据及总线输出模块输出STBUS总线信号
[0025]读数据及总线输出模块与时隙映射写模块对RAM0及RAM1进行乒乓读写操作，即在一个STBUS帧周期里当与时隙映射写模块对RAM0进行写操作时则读数据及总线输出模块对RAM1进行读操作，不会同时对同一块RAM进行读写操作，读数据及总线输出模块在STBUS每个STBUS帧周期开始时开始访问时隙映射写模块中的RAM空间，依次把RAM空间0地址至127地址的数据内容放置到STBUA总线DATA_OUT信号线的第0时隙至127时隙，并且输出STBUS总线的FS信号及CLK信号。
[0026]第六步 总线时隙取数模块实现从STBUS总线上取数
[0027]总线时隙取数模块按照标准STBUS总线的接口时序要求从STBUS总线的时隙上获取数据，端机及窄带通信板卡已经规定了互相通信的接收时隙，窄带通信功能板卡或端机板卡根据需要从STBUS总线上接收时隙位置取数即可，根据板卡的功能需要把取来的数据放置到数据缓存模块。
[0028]第七步 数据缓存模块缓存K口及串口数据
[0029]数据缓存模块缓存从STBUS总线读取的串口及K口数据以及需要放置到STBUS总线上的串口及K口数据。
[0030]第八步 串口发数取数模块从数据缓存模块中读取串口数据及写入串口数据
[0031]串口发数取数模块从数据缓存模块中读取串口数据及写入串口数据，每一个STBUS帧周期完成一次读取操作及一次写入操作，串口数据通常由3个字节组成，第1个字节为串口有效标志字节，其中8
’
h03代表第2和第3字节数据有效，8
’
h01代表第2字节数据有效且第3字节数据无效，8
’
h00代表第2和第3字节数据无效，第2和第3字节传输串口数据帧，帧传输协议符合SLIP协议，帧头帧尾均为C0。
[0032]第九步K口发数取数模块读取K口数据及写入K口数据<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于VPX机箱的多通道窄带数据总线传输方法，其特征在于具体步骤为：第一步 搭建基于VPX机箱的多通道窄带数据总线传输系统基于VPX机箱的多通道窄带数据总线传输系统，包括：时隙映射表模块、数据缓存及时隙查找模块、时隙映射写模块、读数据及总线输出模块、总线时隙取数模块、数据缓存模块、串口发数取数模块、K口发数取数模块与总线时隙放数模块；所述数据缓存及时隙查找模块的数量与系统内窄带通信功能板卡与端机板卡的总数量一致；数据缓存及时隙查找模块与时隙映射表模块相连，并且通过STBUS总线与总线时隙放数模块相连，时隙映射写模块与数据缓存及时隙查找模块相连，读数据及总线输出模块与时隙映射写模块相连，总线时隙取数模块通过STBUS总线与读数据及总线输出模块相连，数据缓存模块与总线时隙取数模块及总线时隙放数模块相连，串口发数取数模块及K口发数取数模块均与数据缓存模块相连；第二步 时隙映射表模块存储时隙表时隙映射表模块存储256个表项，每个表项共4个字节，第一个字节存储板卡ID，即板卡的身份标识，第二个字节存储此板卡需要放置在STBUS总线DATA_OUT信号的起始时隙位置，第三个字节存储此板卡需要放置在DATA_OUT信号的结束时隙位置，第四个字节为预留字节；第三步 数据缓存及时隙查找模块查找板卡数据缓存及板卡时隙数据缓存及时隙查找模块缓存STBUS总线窄带通信功能板卡或端机板卡的DATA_IN数据，在每个STBUS帧周期开始前清空缓存数据，并于STBUS帧周期开始时重新开始缓存，即从第零时隙开始缓存板卡数据；缓存DATA_IN信号的第零个时隙数据内容为此板卡的板卡ID，此后缓存的数据为此板卡的通信数据，通过板卡ID在时隙映射表模块的时隙映射表中查找起始时隙位置和结束时隙位置；第四步 时隙映射写模块映射数据时隙映射写模块在每个STBUS帧周期内依次访问每个数据缓存及时隙查找模块，根据每路板卡ID对应的起始时隙及结束时隙把缓存的板卡通信数据映射存储到RAM中，例如某板卡ID对应的起始时隙为20，结束时隙为25，则把此板卡ID缓存的板卡通信数据依次存储到RAM地址20至RAM地址25的空间里，即只存储此板卡前6个字节的板卡通信数据，数据缓存及时隙查找模块中剩余的缓存数据认为是无效数据，不进行处理，时隙映射写模块每个STBUS帧周期写完一块RAM，RAM空间为128字节，下一个STBUS帧周期写另外一块RAM，通过RAM0及RAM1两块RAM实现乒乓存储数据；第五步 读数据及总线输出模块输出STBUS总线信号读数据及总线输出模块与时隙映射写模块对RAM0及RAM1进行乒乓读写操作，即在一个STBUS帧周期里当与时隙映射写模块对RAM0进行写操作时则读数据及总线输出模块对RAM1进行读操作，不会同时对同一块RAM进行读写操作，读数据及总线输出模块在STBUS每个STBUS帧周期开始时开始访问时隙映射写模块中的RAM空间，依次把RAM空间0地址至127地址的数据内容放置到STBUA总线DATA_OUT信号线的第0时隙至127时隙，并且输出STBUS总线的FS信号及CLK信号；第六步 总线时隙取数模块实现从STBUS总线上取数总线时隙取数模块按照标准STBUS总线的接口时序要求从STBUS总线的时隙上获取数
据，端机及窄带通信板卡已经规定了...

【专利技术属性】
技术研发人员：程田丰，侯树艳，任河星，陈正茂，黄练兵，
申请(专利权)人：北京航天晨信科技有限责任公司，
类型：发明
国别省市：