功率高效同步整流器栅极驱动器架构制造技术

描述了一种具有自适应转换控制的同步开关方案，以便绝热地对电容器进行充电和放电，以循环利用电荷并且在同步整流器场效应晶体管(FET)的栅极上产生升压电压。在一个实施例中，一种设备包括耦接到变压器的同步整流器FET以及耦接到同步整流器FET的次级侧控制器。次级侧控制器包括耦接到同步整流器FET的栅极的同步整流器栅极驱动器(SRGD)。SRGD用于使用电容器和自适应转换速率来驱动同步整流器FET并且绝热地对电容器进行充电和放电。并且绝热地对电容器进行充电和放电。并且绝热地对电容器进行充电和放电。

【技术实现步骤摘要】
【国外来华专利技术】功率高效同步整流器栅极驱动器架构
[0001]相关申请
[0002]本申请是2019年12月19日提交的美国非临时专利申请号16/721,377的国际申请，该美国非临时申请要求于2019年9月20日提交的美国临时专利申请号62/903,548的权益，这两个专利申请都通过引用整体并入本文。

技术介绍

[0003]各种电子装置(例如，诸如智能电话、平板计算机、笔记本计算机、膝上型计算机、集线器、充电器、适配器等)被配置为根据在通用串行总线(USB)供电(USB
‑
PD)规范的各种修订版中定义的USB供电协议通过USB连接器传输电力。例如，在一些应用中，电子装置可以被配置为耗电方以通过USB连接器接收电力(例如，用于电池充电)，而在其他应用中，电子装置可以被配置为供电方以向通过USB连接器连接到其的另一装置提供电力。然而，USB
‑
PD规范允许供电方和耗电方动态地协商所提供的电压和电流的电平。在某些供电条件下，可以在从供电方提供的电压/电流上发生故障状况，以及可以在由耗电方接收的所提供的电压/电流上发生其他故障状况。
附图说明
[0004]在附图的各图中，通过示例而非限制的方式示出本公开。
[0005]图1是在一个实施例中的USB
‑
PD电源适配器的示意图，该USB
‑
PD电源适配器具有集成于次级侧控制器(也称为电源适配器次级IC控制器)上的具有自适应转换速率控制的同步整流器栅极驱动器(SRGD)。
[0006]图2是根据一个实施例的同步开关方案的时序图，其示出了反激转换器的次级侧上的开关电流和电压波形。
[0007]图3是根据一个实施例的集成于次级受控反激转换器中的次级侧控制器上的SRGD的相位和转换控制器电路的示意图。
[0008]图4是根据一个实施例的对应于由相位和转换控制器产生的控制信号以实现集成于次级受控反激转换器中的次级侧控制器上的SRGD的操作相位的时序和电压图。
[0009]图5是根据一个实施例的集成于次级受控反激转换器中的次级侧控制器上的SRGD的框图。
[0010]图6是根据一个实施例的耦接到集成于次级受控反激转换器中的次级侧控制器上的SRGD的相位和转换速率控制器电路的升压电压发生器电路和栅极驱动器电路的实施方式的框图。
[0011]图7是示出了根据一个实施例的集成于USB
‑
PD电源适配器的次级侧控制器上的SRGD操作期间栅极电容器和同步整流器FET栅极上的电压的时序图。
[0012]图8是根据一个实施例的集成于次级受控反激转换器中的次级侧控制器上的具有基于延迟的相位发生器的SRGD的框图。
[0013]图9是示出了根据一个实施例的集成于USB
‑
PD电源适配器的次级侧控制器上的具
有基于延迟的相位发生器的SRGD操作期间栅极电容器和同步整流器FET栅极上的电压的时序图。
[0014]图10是根据一个实施例的耦接到集成于次级受控反激转换器中的次级侧控制器上的SRGD的相位和转换速率控制器电路的升压电压发生器电路和具有一条上拉路径的栅极驱动器电路的实施方式的框图。
[0015]图11是根据一个实施例的耦接到集成于次级受控反激转换器中的次级侧控制器上的具有二极管的SRGD的相位和转换速率控制器电路的升压电压发生器电路和栅极驱动器电路的实施方式的框图。
[0016]图12A是根据一个实施例的p型金属氧化物半导体(PMOS)驱动强度跟踪电流发生器的示意图。
[0017]图12B是根据一个实施例的n型金属氧化物半导体(NMOS)驱动强度跟踪电流发生器的示意图。
[0018]图13A是根据一个实施例的用于PMOS器件的基于延迟的转换发生器的示意图。
[0019]图13B是根据一个实施例的用于NMOS器件的基于延迟的转换发生器的示意图。
[0020]图14是根据一个实施例的SRGD的具有自适应偏置控制器的上拉路径的示意图。
[0021]图15A是示出了根据一个实施例的用于自适应转换控制块中的同步整流器FET角两端的PMOS延迟单元的延迟变化的曲线图。
[0022]图15B是示出了根据一个实施例的用于自适应转换控制块中的同步整流器FET角两端的NMOS延迟单元的延迟变化的曲线图。
[0023]图16是根据一个实施例的USB
‑
PD电源适配器的示意图，该电源适配器具有集成于次级侧控制器(也称为电源适配器次级IC控制器)上的同步整流器栅极驱动器(SRGD)，以从供电方装置向附接的耗电方装置输送电力。
[0024]图17是示出了根据一些实施例的用于USB供电中使用的USB装置的系统的框图。
[0025]图18是根据一个实施例的方法的流程图，该方法通过具有自适应转换控制的SRGD来同步地切换同步整流器FET，以便绝热地对栅极电容器进行充电和放电，以循环利用电荷，并且在同步整流器FET的栅极上产生升压电压。
具体实施方式
[0026]以下描述阐述了许多具体细节，例如具体系统、部件、方法等的示例，以便提供对本文描述的技术的各种实施例的良好理解，所述技术使用具有自适应转换速率控制的同步开关方案对次级受控反激转换器(例如，用于USB供电应用中)中的栅极电容器(例如，0.1uF栅极电容器)进行充电和放电，以减少功耗。然而，对于本领域技术人员来说，显然，可以在没有这些具体细节的情况下实践至少一些实施例。在其他实例中，没有详细描述或以简单的框图格式呈现公知的部件、元件或方法，以避免不必要地使本文描述的技术难以理解。因此，下文阐述的具体细节仅是示例性的。特定的实施方式可以不同于这些示例性细节，并且仍然被认为在本专利技术的精神和范围内。
[0027]在说明书中对“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”的引用意味着结合(一个或多个)实施例描述的特定特征、结构、步骤、操作或特性被包括在本专利技术的至少一个实施例中。此外，在说明书中的各个地方出现的短语“实施例”、
“
一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”不一定都指相同的(一个或多个)实施例。
[0028]说明书包括对附图的参考，附图形成具体实施方式的一部分。附图示出了根据示例性实施例的图示。这些实施例(其在本文中也可以被称为“示例”)被足够详细地描述以使得本领域技术人员能够实践本文描述的所要求保护的主题的实施例。可以组合实施例，可以利用其他实施例，或可以在不脱离所要求保护的主题的范围和精神的情况下作出结构、逻辑和电改变。应当理解，本文所述的实施例并非旨在限制本主题的范围，而是使本领域技术人员能够实践、制成和/或使用本主题。
[0029]本文描述的是用于绝热地对耦接到USB供电(USB
‑
PD)中的电子装置中的电力线的次级受控反激转换器中的栅极电容器进行充电和放电的技术的各种实施例。这样的电子装置的示本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种交流到直流(AC
‑
DC)电源，包括：同步整流器场效应晶体管(FET)；AC
‑
DC转换器的变压器，所述变压器耦接到所述同步整流器FET；以及耦接到所述同步整流器FET的次级侧控制器，其中，所述次级侧控制器用于跨越电隔离屏障控制初级侧FET，其中，所述次级侧控制器包括耦接到所述同步整流器FET的栅极的同步整流器栅极驱动器(SRGD)，其中，所述SRGD用于使用电容器和自适应转换速率来驱动所述同步整流器FET，其中，所述电容器被绝热地充电和放电。2.根据权利要求1所述的AC
‑
DC电源，其中，所述次级侧控制器还包括耦接到所述SRGD的所述电容器，并且其中，所述SRGD包括：耦接到所述电容器的第一极板和所述电容器的第二极板的电压发生器电路；耦接到所述电容器的所述第一极板和所述同步整流器FET的所述栅极的栅极驱动器电路；以及耦接到所述电压发生器电路并且耦接到所述栅极驱动器电路的相位和转换速率控制器电路。3.根据权利要求2所述的AC
‑
DC电源，其中，所述电压发生器电路包括：耦接到所述第一极板并且耦接到处于第一电压电平的第一节点的第一上拉元件；耦接到所述第一上拉元件并且耦接到所述第二极板，并且进一步耦接到所述第一节点的第二上拉元件；以及耦接到所述第二上拉元件、所述第二极板以及处于第二电压电平的第二节点的第一下拉元件，其中，所述第二电压电平低于所述第一电压电平。4.根据权利要求2所述的AC
‑
DC电源，其中，所述栅极驱动器电路包括：耦接于所述第一极板与所述同步整流器FET的所述栅极之间的第一上拉元件；耦接于处于第一电压电平的第一节点与所述同步整流器FET的所述栅极之间，并且进一步耦接到所述第一上拉元件的第二上拉元件；以及耦接到所述第一上拉元件、所述第二上拉元件以及所述同步整流器FET的所述栅极，并且进一步耦接到处于第二电压电平的第二节点的第一下拉元件，其中，所述第二电压电平低于所述第一电压电平。5.根据权利要求2所述的AC
‑
DC电源，其中，所述相位和转换速率控制器包括驱动强度和转换速率控制器，并且其中，所述电压发生器电路包括：耦接到所述第二极板的第一节点；耦接到所述第一节点的第一下拉元件；耦接于所述第一下拉元件、驱动强度和转换速率控制器之间，并且进一步耦接到处于第一电压电平的第二节点的第一开关；耦接到所述第一节点的第一上拉元件；耦接于所述第一上拉元件与所述驱动强度和转换速率控制器之间的第二开关；耦接于所述驱动强度和转换速率控制器与第三节点之间的第三开关，其中，所述第三节点耦接于所述第二开关与所述第三开关之间，并且其中，所述第三节点处于大于所述第一电压电平的第二电压电平，并且耦接到所述栅极驱动器电路；以及耦接于电平移位器与第二上拉元件之间的第四开关。
6.根据权利要求5所述的AC
‑
DC电源，其中，所述相位和转换速率控制器包括自适应偏置控制器，并且其中，所述栅极驱动器电路包括：耦接到所述第一极板的第四节点；耦接于第三上拉元件与所述自适应偏置控制器之间的第五开关，其中，所述第三上拉元件耦接到所述第四节点；耦接到所述同步整流器FET的所述栅极的第四上拉元件，其中，所述第五开关耦接于所述第三上拉元件与所述第四上拉元件之间；耦接于所述电平移位器与第五上拉元件之间的第六开关，其中，所述第五上拉元件耦接到所述同步整流器FET的所述栅极；耦接于所述驱动强度和转换速率控制器与处于所述第二电压电平的所述第三节点之间的第七开关；以及耦接于所述驱动强度和转换速率控制器与所述同步整流器FET的所述栅极之间，并且进一步耦接到处于所述第一电压电平的所述第一节点的第八开关。7.根据权利要求2所述的AC
‑
DC电源，其中，所述相位和转换速率控制器电路包括驱动强度和转换速率控制器、自适应偏置控制器以及相位和驱动强度控制器，并且所述相位和转换速率控制器电路用于提供控制信号以控制所述电压发生器电路和所述栅极驱动器电路，并且所述驱动强度和转换速率控制器用于控制所述控制信号的延迟。8.根据权利要求2所述的AC
‑
DC电源，其中，所述相位和转换速率控制器电路包括驱动强度和转换速率控制器和自适应偏置控制器，并且其中，所述驱动强度和转换速率控制器用于控制控制信号的延迟，以控制所述栅极驱动器电路，并且所述自适应偏置控制器用于在所述同步整流器FET的所述栅极处产生升压电压，其中，所述升压电压大于所述次级侧控制器的电源电压。9.根据权利要求2所述的AC
‑
DC电源，其中，所述相位和转换速率控制器电路是耦接到所述电压发生器电路并且耦接到所述栅极驱动器电路的控制块，并且所述相位和转换速率控制器电路被配置为产生控制信号，以启用所述SRGD的操作的第一相位、第二相位、第三相位或第四相位中的一个相位，并且其中，所述相位和转换速率控制器用于：在所述第一相位中：将所述电容器的所述第二极板维持在第一电压电平；将所述电容器的所述第一极板维持在高于所述第一电平的第二电压电平；并且将所述次级侧FET的所述栅极充电到所述第二电压电平；在所述第二相位中：将所述电容器的所述第二极板充电到所述第二电压电平；将所述电容器的所述第一极板充电到高于所述第二电压电平的第三电压电平；并且将所述次级侧FET的所述栅极充电到所述第三电压电平；在所述第三相位中：将所述电容器的所述第二极板放电到所述第一电压电平；将所述电容器的所述第一极板放电到所述第二电压电平；并且将所述次级侧FET的所述栅极放电到所述第二电压电平；并且在所述第四相位中：
将所述电容器的所述第二极板维持在所述第一电压电平；将所述电容器的所述第一极板维持在所述第二电压电平；并且将所述次级侧FET的所述栅极放电到所述第一电压电平。10.根据权利要求2所述的AC
‑
DC电源，其中，所述相位和转换速率控制器包括驱动强度和转换速率控制器，所述驱动强度和转换速率控制器包括：电流发生器，所述电流发生器用于产生与所述同步整流器FET的驱动强度成反比的电流；以及基于延迟的转换发生器，所述基于延迟的转换发生器用于基于所述电流产生所述控制信号的延迟，所述基于延迟的转换发生器包括以级联模式定位的多个电流反相器。11.根据权利要求2所述的AC
‑

【专利技术属性】
技术研发人员：K，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：