本发明专利技术提供了一种基于SoC与FPGA的芯片间数据交互系统和方法，包括：电源管理模块：进行FPGA的上下电控制、风扇电源和速度等级控制，以及节点状态查询；位流文件加载模块：根据查询的节点状态，获取FPGA加载状态和位流文件MD5值，并进行位流文件加载管理；数据通道处理模块：进行数据通道复位、数据通道读和数据通道写。本发明专利技术提供的数据交互方式比较全面地满足了Soc与FPGA的接口需求，完全可实现两者间的数据交互，且提升了计算性能。且提升了计算性能。且提升了计算性能。
【技术实现步骤摘要】
基于Soc与FPGA的芯片间数据交互系统和方法
[0001]本专利技术涉及数据交互
，具体地，涉及一种基于Soc与FPGA的芯片间数据交互系统和方法。
技术介绍
[0002]由于大数据时代的到来，对数据的处理有很大的要求，目前主要由Znyq Soc或纯FPGA芯片来进行处理，处理能力有一定的限制。因此在此现状上采用Zynq Soc加上多个纯FPGA芯片的方式来提高对数据的处理能力。
[0003]专利文献CN103488607A(申请号：CN201310404188.1)公开了一种嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法。该方案中所采取的大部分皆为Soc与FPGA芯片的内部模块通过外部引脚直连，未在接口部分进行设计，数据交互的方式以及内容单一，控制逻辑单一。
技术实现思路
[0004]针对现有技术中的缺陷，本专利技术的目的是提供一种基于Soc与FPGA的芯片间数据交互系统和方法。
[0005]根据本专利技术提供的基于SoC与FPGA的芯片间数据交互系统，包括：
[0006]电源管理模块：进行FPGA的上下电控制、风扇电源和速度等级控制，以及节点状态查询；
[0007]位流文件加载模块：根据查询的节点状态，获取FPGA加载状态和位流文件MD5值，并进行位流文件加载管理；
[0008]数据通道处理模块：进行数据通道复位、数据通道读和数据通道写。
[0009]优选的，将纯FPGA芯片的电源控制引脚与Zynq Soc引脚相连，当有任务需要进行处理时，将Zynq Soc对应的引脚拉高，实现上电；当任务处理结束时，对应引脚拉低，实现下电；
[0010]通过PWM波控制风扇，由系统时钟分频，通过改变其占空比得到不同的PWM波，从而对风扇的速度进行控制，根据芯片发热情况进行风扇速度控制；
[0011]所述节点状态查询是指，对各个节点的电源接通状态、空闲繁忙状态进行查询，当有任务分发时，查询各个节点状态，并进行相应操作。
[0012]优选的，当有任务分发时，查询各个节点状态，若为空闲，则根据不同的任务加载不同的位流文件；若位流文件加载成功，返回值为true，加载成功后，各节点开始处理任务；若加载不成功，则进行报错，提示位流文件加载失败；
[0013]所述位流文件MD5值，用于判断当前各节点加载的位流文件。
[0014]优选的，将纯FPGA芯片的复位引脚与Zynq Soc引脚相连，当任务结束时将各个节点复位。
[0015]优选的，所述数据通道复位是指，对数据通道逻辑进行复位，在数据传输之前进行
复位操作；
[0016]所述数据通道读是指，通过读通道从各个节点读取处理之后的数据；
[0017]所述数据通道写是指，通过写通道给各个节点写入数据。
[0018]根据本专利技术提供的基于SoC与FPGA的芯片间数据交互方法，包括：
[0019]电源管理步骤：进行FPGA的上下电控制、风扇电源和速度等级控制，以及节点状态查询；
[0020]位流文件加载步骤：根据查询的节点状态，获取FPGA加载状态和位流文件MD5值，并进行位流文件加载管理；
[0021]数据通道处理步骤：进行数据通道复位、数据通道读和数据通道写。
[0022]优选的，将纯FPGA芯片的电源控制引脚与Zynq Soc引脚相连，当有任务需要进行处理时，将Zynq Soc对应的引脚拉高，实现上电；当任务处理结束时，对应引脚拉低，实现下电；
[0023]通过PWM波控制风扇，由系统时钟分频，通过改变其占空比得到不同的PWM波，从而对风扇的速度进行控制，根据芯片发热情况进行风扇速度控制；
[0024]所述节点状态查询是指，对各个节点的电源接通状态、空闲繁忙状态进行查询，当有任务分发时，查询各个节点状态，并进行相应操作。
[0025]优选的，当有任务分发时，查询各个节点状态，若为空闲，则根据不同的任务加载不同的位流文件；若位流文件加载成功，返回值为true，加载成功后，各节点开始处理任务；若加载不成功，则进行报错，提示位流文件加载失败；
[0026]所述位流文件MD5值，用于判断当前各节点加载的位流文件。
[0027]优选的，将纯FPGA芯片的复位引脚与Zynq Soc引脚相连，当任务结束时将各个节点复位。
[0028]优选的，所述数据通道复位是指，对数据通道逻辑进行复位，在数据传输之前进行复位操作；
[0029]所述数据通道读是指，通过读通道从各个节点读取处理之后的数据；
[0030]所述数据通道写是指，通过写通道给各个节点写入数据。
[0031]与现有技术相比，本专利技术具有如下的有益效果：
[0032](1)FPGA相比于Soc算力性能更加强悍，所以采用Soc+FPGA的结构，可将对算力要求高的部分，分配给FPGA计算，性能得到大大提升；
[0033](2)本专利技术提供的数据交互方式比较全面地满足了Soc与FPGA的接口需求，完全可实现两者间的数据交互。
附图说明
[0034]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0035]图1为本专利技术数据交互示意图。
具体实施方式
[0036]下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术
人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变化和改进。这些都属于本专利技术的保护范围。
[0037]实施例：
[0038]如图1，本专利技术基于Zynq Soc与纯FPGA芯片间的数据交互方式，实现了Soc与FPGA芯片的位流加载、电源管理以及数据交互，包括以下模块：
[0039]1.电源管理接口：
[0040](1)FPGA的上下电控制
[0041]将纯FPGA芯片的电源控制引脚与Zynq Soc引脚相连，当有任务需要进行处理时，Zynq Soc会将对应的引脚拉高，实现上电。当任务处理结束时，可以将对应引脚拉低，实现下电。
[0042](2)风扇电源和速度等级控制
[0043]风扇的控制主要是通过PWM波控制，由系统时钟分频，通过改变其占空比得到不同的PWM波，从而对风扇的速度进行控制。风扇用来芯片散热，根据发热情况来进行风扇速度的控制。
[0044](3)节点状态查询。
[0045]节点状态查询是对各个节点的电源接通状态、空闲繁忙状态进行查询。当有任务分发时，会查询各个节点状态，进行下一步操作。
[0046]2.位流文件加载接口：
[0047](1)位流文件加载管理
[0048]当有任务分发时，会查询各个节点状态，若为空闲，则根据不同的任务加载不同的位流文件。
[0049](2)获取FPGA加载状态
[00本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于SoC与FPGA的芯片间数据交互系统，其特征在于，包括：电源管理模块：进行FPGA的上下电控制、风扇电源和速度等级控制，以及节点状态查询；位流文件加载模块：根据查询的节点状态，获取FPGA加载状态和位流文件MD5值，并进行位流文件加载管理；数据通道处理模块：进行数据通道复位、数据通道读和数据通道写。2.根据权利要求1所述的基于SoC与FPGA的芯片间数据交互系统，其特征在于，将纯FPGA芯片的电源控制引脚与Zynq Soc引脚相连，当有任务需要进行处理时，将Zynq Soc对应的引脚拉高，实现上电；当任务处理结束时，对应引脚拉低，实现下电；通过PWM波控制风扇，由系统时钟分频，通过改变其占空比得到不同的PWM波，从而对风扇的速度进行控制，根据芯片发热情况进行风扇速度控制；所述节点状态查询是指，对各个节点的电源接通状态、空闲繁忙状态进行查询，当有任务分发时，查询各个节点状态，并进行相应操作。3.根据权利要求1所述的基于SoC与FPGA的芯片间数据交互系统，其特征在于，当有任务分发时，查询各个节点状态，若为空闲，则根据不同的任务加载不同的位流文件；若位流文件加载成功，返回值为true，加载成功后，各节点开始处理任务；若加载不成功，则进行报错，提示位流文件加载失败；所述位流文件MD5值，用于判断当前各节点加载的位流文件。4.根据权利要求1所述的基于SoC与FPGA的芯片间数据交互系统，其特征在于，将纯FPGA芯片的复位引脚与Zynq Soc引脚相连，当任务结束时将各个节点复位。5.根据权利要求1所述的基于SoC与FPGA的芯片间数据交互系统，其特征在于，所述数据通道复位是指，对数据通道逻辑进行复位，在数据传输之前进行复位操作；所述数据通道读是指，通过读通道从各个节点读取处理之后的数据；所述数据通道写是指，通过写通道给各个节点写入数据。6.一种基于S...
【专利技术属性】
技术研发人员：王磊，吴建元，吴浩泰，刘铮铮，桂大鹏，
申请(专利权)人：江苏微锐超算科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。