改善感测效率的像素电路及其运行方法以及图像传感器技术

一种改善像素感测效率的电路，其利用电容的感应效果来复制多余电子造成的电压差异，并在读出像素资料的时候使用电路将所述电压差异扣除，以改善感测效率。以改善感测效率。以改善感测效率。

【技术实现步骤摘要】
改善感测效率的像素电路及其运行方法以及图像传感器
[0001]本申请是申请号为201910419009.9、申请日为2019年05月20日、名称为“改善像素感测效率的电路”的中国专利技术专利申请的分案申请。


[0002]本专利技术是关于一种改善像素感测效率的电路，藉由电容的感应效果或相邻像素来复制多余电子造成的电压差异，最后在下游电路将其消除，藉此来改善感测效率。本专利技术特别适合用于各式光传感器，包含前照式传感器、背照式传感器以及全局快门传感器。

技术介绍

[0003]习知的传感器，都会受到环境噪声的影响，而使感测效率降低。以光传感器为例，例如全局快门传感器，由于其全局快门的特性，传感器的所有感光像素会同时完成曝光，曝光数据经暂存后再分批读出。由于不同像素的读出会有时间差异，同时在读出过程中，感光元件仍然可能受到外界光线的持续刺激而产生非预期的感光噪声，因此越晚读出的曝光数据越容易受到此类感光噪声的影响。由于感光噪声的成份与曝光数据的成份相同，都是电荷，因此一旦电荷形式的曝光数据被感光噪声污染，就无法将其分离，造成最终影像讯号的失真，也即感测效率会降低。
[0004]类似的状况也可能出现在滚动快门传感器，只是其等待时间较短，受到外界光线的影响程度可能会略小。
[0005]为了解决此类问题，本专利技术提供了感测电路上的改良，藉由电容的感应效果或相邻像素来复制多余电子造成的电压差异，最后在下游电路将其消除，藉此来改善感测效率。

技术实现思路

[0006]本专利技术是关于一种改善像素感测效率的电路，藉由电容的浮动效应，将电容设置在讯号路径上，与浮动扩散节点储存的电荷产生感应，或者设置多个相同的电容。藉由前述方式，使电容在等待感光讯号被读出的阶段时，能够同步感应感光噪声所造成的电荷改变，进而在读取讯号的时候，将感光噪声所引起的影响抵消。
[0007]本专利技术还关于一种改善像素感测效率的电路，藉由设置两级浮动扩散节点，其中一级储存重置讯号(Vrst)，另外一级储存感光讯号(Vsig)，并同时各配置至少一个对应的电容，其具有相同的物理特性，例如面积与形状、参杂杂质的浓度分布与制造程序等，藉此让来到浮动扩散节点区域的电荷能够转换成电压储存在电容当中，而后当感光噪声所产生的电荷引起反应时，会同时在这些电容形成相同的影响，最终可以互相抵消，藉此改善感测效率。
[0008]本专利技术还关于一种改善像素感测效率的电路，藉由在浮动扩散节点的位置耦合一个电容，该电容的二个电极其中一者耦合到浮动扩散节点，另外一者耦合到后级或重置电压。所述电容的两电极具有相同的物理特性，例如面积与形状、参杂杂质的浓度分布与制造程序等，藉此当感光噪声所产生的电荷引起反应时，会同时在所述电容的两端形成相同的
影响，最终可以互相抵消，藉此改善感测效率。
[0009]本专利技术还关于一种感测电路的运行方法，其根据行译码器的控制讯号控制相同像素电路中的某些晶体管从曝光至讯号读出期间始终导通或关闭，以操作于不同的快门模式，达到节省功耗的效果。
[0010]本专利技术还关于一种感测电路，其在一个像素中配置两个并联的浮动扩散节点以抵消感光噪声所产生的电荷影响，藉此来改善感测效率。
[0011]本专利技术还关于一种像素电路，其利用相邻像素的两个浮动扩散节点来抵消感光噪声所产生的电荷影响，藉此来改善感测效率。
[0012]本专利技术提供一种像素电路的运行方法，该像素电路包含光二极管、连接所述光二极管的全局快门晶体管、连接于所述全局快门晶体管与浮动扩散节点之间的电荷转移晶体管、连接于所述全局快门晶体管及所述电荷转移晶体管之间的电容、以及连接所述浮动扩散节点的后端重置晶体管。所述运行方法包含：进入第一模式，其中所述第一模式中，通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使读取电路分别读出第一重置电压及第一感光电压；以及进入第二模式，其中所述第二模式中，始终导通所述全局快门晶体管，并通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使所述读取电路分别读出第二重置电压及第二感光电压。
[0013]本专利技术还提供一种像素电路，包含光二极管、第一全局快门晶体管、第一电荷转移控制晶体管、第一电容以及第一后端重置晶体管。所述第一全局快门晶体管连接所述光二极管。所述第一电荷转移控制晶体管连接于所述第一全局快门晶体管与第一浮动扩散节点之间。所述第一电容耦接于所述第一全局快门晶体管与所述第一电荷转移控制晶体管之间。所述第一后端重置晶体管连接于所述第一浮动扩散节点与重置电压之间。
[0014]本专利技术还提供一种包含阵列排列的多个像素电路的图像传感器。该图像传感器包含第一像素电路、第二像素电路以及读取电路。所述第一像素电路包含第一节点用于在暂存期间储存所述光二级管在曝光期间产生的感光讯号。所述第二像素电路第二像素电路包含第二节点用于在所述第一像素电路的所述曝光期间及所述暂存期间储存重置讯号。所述读取电路在所述暂存期间后从所述第一节点读取暂存后讯号并从所述第二节点读取暂存后重置讯号，根据所述暂存后讯号计算第一重复取样讯号并根据所述暂存后重置讯号计算第二重复取样讯号，及计算所述第一重复取样讯号与所述第二重复取样讯号的讯号差以消除所述暂存期间产生的噪声电压。
[0015]本专利技术所提供的技术手段也可适用到其他能够使用本专利技术的感测电路当中，藉此改善感测效率。本专利技术特别适用在全局快门传感器，因为其全部像素是在同一时间完成曝光，而后再分批读出，越后读出的讯号越可能受到影响。本专利技术除可适用于前照式传感器以外，也特别适合用在背照式传感器，因为其受光面积比例较大，有更多环境光可能会引起噪声。
[0016]为了让本专利技术的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本专利技术的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
[0017]图1A是本专利技术第一实施例的感测电路；
[0018]图1B是图1A的感测电路的晶体管的运作示意；
[0019]图2A是本专利技术第二实施例的感测电路；
[0020]图2B是图2A的感测电路的晶体管的运作示意图；
[0021]图2C是图2A的感测电路的电容电极的电压变化的时序图；
[0022]图3A是本专利技术第三实施例的感测电路；
[0023]图3B是图3A的感测电路的晶体管的运作示意图；
[0024]图3C是图3A的感测电路的电容电极的电压变化的时序图；
[0025]图4A是本专利技术第四实施例的感测电路；
[0026]图4B是图4A的感测电路的晶体管的运作示意图；
[0027]图4C是图4A的感测电路的电容电极的电压变化的时序图；
[0028]图5A是本专利技术第五实施例的感测电路；
[0029]图5B是图5A的感测电路的晶体管在不同模式下的运作示意图；
[0030]图6A是本专利技术第六实施例的感测电路；
[0031]图6B是图6A的感测电路的晶体管的运作示意图；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路的运行方法，该像素电路包含光二极管、连接所述光二极管的全局快门晶体管、连接于所述全局快门晶体管与浮动扩散节点之间的电荷转移晶体管、连接于所述全局快门晶体管及所述电荷转移晶体管之间的电容、以及连接所述浮动扩散节点的后端重置晶体管，所述运作方法包含：进入第一模式，其中所述第一模式中，通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使读取电路分别读出第一重置电压及第一感光电压；以及进入第二模式，其中所述第二模式中，始终导通所述全局快门晶体管，并通过依序开启所述后端重置晶体管及所述电荷转移控制晶体管以使所述读取电路分别读出第二重置电压及第二感光电压。2.根据权利要求1所述的运行方法，还包含：进入第三模式，其中所述第三模式中，始终导通所述电荷转移晶体管，并通过依序开启所述全局快门晶体管及所述后端重置晶体管以使所述读取电路分别读出第三感光电压及第三重置电压。3.根据权利要求1所述的运行方法，其中所述像素电路还包含连接于第四重置电压与所述光二极管之间的重置晶体管，所述运作方法还包含：进入第四模式，其中所述第四模式中，始终导通所述电荷转移控制晶体管及所述全局快门晶体管并始终关闭所述后端重置晶体管，并通过启闭所述重置晶体管以使所述读取电路依序读出所述第四重置电压及第四感光电压。4.一种像素电路，该像素电路包含：光二极管；第一全局快门晶体管，该第一全局快门晶体管连接所述光二极管；第一电荷转移控制晶体管，该第一电荷转移控制晶体管连接于所述第一全局快门晶体管与第一浮动扩散节点之间；第一电容，该第一电容耦接于所述第一全局快门晶体管与所述第一电荷转移控制晶体管之间；及第一后端重置晶体管，该第一后端重置晶体管连接于所述第一浮动扩散节点与重置电压之间。5.根据权利要求4所述的像素电路，其中，第一模式中，所述第一全局快门晶体管、所述第一电荷转移控制晶体管及所述第一后端重置晶体管会被开启也会被关闭，第二模式中，所述第一电荷转移控制晶体管及所述第一后端重置晶体管会被开启也会被，但所述第一全局快门晶体管始终开启，第三模式中，所述第一电荷转移控制晶体管始终开启，但所述第一后端重置晶体管及所述第一全局快门晶体管会被开启也会被；及第四模式中，所述第一电荷转移控制晶体管及所述第一全局快门晶体管始终开启，但所述第一后端重置晶体管始终关闭。6.根据权利要求4所述的像素电路，还包含：第二全局快门晶体管，连接至所述光二极管；第二电荷转移控制晶体管，连接于所述第二全局快门晶体管与第二浮动扩散节点之
间；第二电容，连接于所述第二全局快门晶体管与所述第二电荷转移控制晶体管之间，其中，所述第一电容及所述第二电容均耦接至所述光二极管；及第二后端重置晶体管，连接于所述第二浮动扩散节点与所述重置电压之间。7.根据权利要求6所述的像素电路，其中，所述第一电容用于在暂存期间储存重置讯号，所述第二电容用于在所述暂存期间储存感光讯号，所述第一浮动扩散节点通过所述第一电荷转移控制晶体管连接至所述第一电容，及所述第二浮动扩散节点通过所述第二电荷转移控制晶体管连接至所述第二电容。8.根据权利要求7所述的像素电路，还包含读取电路用于在所述暂存期间后...

【专利技术属性】
技术研发人员：唐宽，邱奕诚，郭家祺，邱瑞德，刘汉麒，
申请(专利权)人：原相科技股份有限公司，
类型：发明
国别省市：