微显示芯片阵列的制作方法技术

本申请涉及一种微显示芯片阵列的制作方法，包括：第1步、在衬底上形成缓冲层，在该缓冲层上依次沉积第一刻蚀层、第二刻蚀层；第2步、采用干法刻蚀工艺，利用掩膜在所述的第二刻蚀层上形成若干个图形化的窗口；第3步、采用湿法刻蚀工艺，去除暴露在所述的窗口处的第一刻蚀层材料，使窗口中的缓冲层暴露；第4步、在窗口中选择性外延，依次生长n

【技术实现步骤摘要】
微显示芯片阵列的制作方法


[0001]本专利技术属于微显示
，特别涉及一种Micro
‑
LED微显示芯片的像素单元及其制造方法。

技术介绍

[0002]微显示领域的显示器件多被用于产生高亮度的微缩显示图像，通过光学系统进行投影从而被观察者感知，投影目标可以是视网膜(虚像)，或者投影幕布（实相）。传统的微型显示屏并不被用于直接肉眼观察，其像素尺寸很小，像素密度Pixel per Inch (PPI) 很高。传统的微型显示技术有LCoS（硅基液晶显示Liquid Crystal on Silicon）、DLP（数字光处理Digital Light Processing）等，新兴技术主要是Micro
‑
LED，其原理是通过高精密图形曝光显影刻蚀的方式，将LED外延片刻蚀成一个个独立的像素Pixel(此工艺和产品称为MESA)，通常像素的大小在微米量级（0.1
‑
50 μm）。然而随着分辨率的提高以及Micro
‑
LED MESA（台面）向5um甚至更小的方向发展， Micro
‑
LED的EQE（外量子效率）日趋下降。

技术实现思路

[0003]本申请的目的是为了解决现有技术中的微显示芯片存在LED EQE下降的问题，同时提供一种新型微显示芯片阵列的制作方法。
[0004]为了实现上述专利技术的目的，本专利技术采用如下技术方案：一种微显示芯片阵列的制作方法，包括第1步、在衬底上形成缓冲层，在该缓冲层上依次沉积第一刻蚀层、第二刻蚀层；第2步、采用干法刻蚀工艺，利用掩膜在所述的第二刻蚀层上形成若干个图形化的窗口，；第3步、采用湿法刻蚀工艺，去除暴露在所述的窗口处的第一刻蚀层材料，使所述的窗口中的缓冲层暴露；第4步、在所述的窗口中选择性外延，依次生长n
‑
GaN、MWQ和P
‑
GaN层，形成LED像素单元，完成MESA（台面晶体）工艺。本方案采用干法和湿法刻蚀先在基板上形成孔洞，然后再采用MOCVD（金属有机化合物化学气相沉淀）的方式生长制作mico
‑
LED，避免了在LED像素单元内电荷积聚，减少晶格破坏。
[0005]一个实施例中，所述的第2步还包括：第2.1步、以第一速率对所述的第二刻蚀层进行高速刻蚀；第2.2步、在所述的第二刻蚀层蚀刻深度超过50%后，以第二速率继续进行低速刻蚀，直至接触到所述的第一刻蚀层；其中，所述第一速率大于所述第二速率，所述低速刻蚀步骤中的选择比大于所述高速刻蚀的选择比。即采用高速率快速刻蚀，然后降低刻蚀速率，提高选择比继续刻蚀，直到接触第一刻蚀层。
[0006]在一个实施例中，所述的第3步中，湿法刻蚀时间在3
‑
300s之间。
[0007]在一个实施例中，所述的第一刻蚀层和第二刻蚀层采用PECVD（等离子体增强化学的气相沉积法）或ALD（原子层沉积）工艺沉积而成。
[0008]在一个实施例中，在所述的第4步中，采用MOCVD工艺生长所述的n
‑
GaN、MWQ和P
‑
GaN层。
[0009]在一个实施例中，所述的衬底为蓝宝石或硅基材料。
[0010]在一个实施例中，所述的第一刻蚀层选自SiO2, SIN, SION, AL2O3, TiO2材料中的一种。
[0011]在一个实施例中，所述的第二刻蚀层选自SiO2, SIN, SION, AL2O3, TiO2材料中的一种。
[0012]在一个实施例中，所述的窗口呈圆形、矩形或多边形。
[0013]在一个实施例中，所述的窗口的截面积自所述的第二刻蚀层向所述衬底逐渐增大。
[0014]本专利技术与现有技术相比获得如下有益效果：本申请采用先刻蚀成型，再通过外延方式制作MESA结构的方法，可以避免在LED像素单元内部产生电荷积聚，避免侧壁晶格破坏，从而避免降低器件的EQE。该方法的优点是极大程度上减少了GaN外延功能层的损伤，尤其是在像素小型化的时候，可以极大的避免器件的EQE。
附图说明
[0015]图1至图4为根据本专利技术构思的微显示芯片阵列的制作方法中各步骤的结构示意图。
[0016]其中：1.衬底；2.缓冲层；3.第一刻蚀层；4.第二刻蚀层；5.窗口；6.LED像素单元；61、p
‑
GaN；62、MQW；63、n
‑
GaN。
具体实施方式
[0017]为详细说明专利技术的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明，其中本说明书中所述的“上”、“下”位置关系分别与附图1中的上、下方对应。
[0018]在一些微显示芯片的制造过程中，先在衬底上生长外延层，再通过Mesa工艺将其图形化，最后制成微显示电路，随后与驱动芯片通过倒装焊或转移焊手段结合。然而专利技术人发现，先在衬底上形成外延层，再进行MESA干法刻蚀，会在造成GaN（氮化镓）离子损伤（plasma damage），进一步降低EQE。因此，专利技术人希望寻求一种新的工艺方法，能够避免LED像素单元内的电荷积聚和侧壁晶格破坏，减小GaN表面刻蚀损伤，提高器件的EQE。
[0019]本申请提供了一种Micro
‑
LED微显示芯片阵列的制作方法，可以形成5μm以下的像素单元结构，有效减轻刻蚀损伤，提高器件EQE。
[0020]参见图1
‑
图4所示，该制造方法包括以下步骤：第1步、在衬底1上形成缓冲层2，在该缓冲层2上依次采用PECVD工艺沉积第一刻蚀层3、第二刻蚀层4，本实施例中，第一刻蚀层3为SiN材料，第二刻蚀层4为SiO2材料；第2步、采用干法刻蚀工艺，利用掩膜在所述的第二刻蚀层4上形成若干个图形化的窗口5；
第3步、采用湿法刻蚀工艺，去除暴露在所述的窗口5处的第一刻蚀层材料3；第4步、在所述的窗口5中选择性外延，采用MOCVD工艺依次生长n
‑
GaN63、MQW62、p
‑
GaN61，形成LED像素单元6，完成MESA工艺。
[0021]由于本申请的制造方法是在先刻蚀，形成图案化窗口，再在窗口内生长外延层，因此能够避免外延层发生晶格破坏，从而避免降低LED的EQE。
[0022]所述的衬底可选用蓝宝石或硅基材料，缓冲层2可选用AlN、GaN等材料。
[0023]为避免缓冲层表面刻蚀损伤,本申请通过干法刻蚀和湿法分步刻蚀来形成窗口。
[0024]首先，分两步完成干法刻蚀：第2.1步、采用高速率和高方向性刻蚀，这里的高速率是指刻蚀速率大于等于100nm/min，在该步骤下能够尽快去除第二刻蚀层3上的大部分材料；第2.2步、在第二刻蚀层3被刻蚀的深度超过50%后，以<100nm/min速率和大于等于3的选择比继续进行刻蚀，直至接触第一刻蚀层，在该步骤下，应确保刻蚀停滞在第一刻蚀层上，且被刻蚀的窗口具有垂直的侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微显示芯片阵列的制作方法，包括第1步、在衬底上形成缓冲层，在该缓冲层上依次沉积第一刻蚀层、第二刻蚀层；第2步、采用干法刻蚀工艺，利用掩膜在所述的第二刻蚀层上形成若干个图形化的窗口；第3步、采用湿法刻蚀工艺，去除暴露在所述的窗口处的第一刻蚀层材料，使所述的窗口中的缓冲层暴露；第4步、在所述的窗口中选择性外延，依次生长n
‑
GaN、MWQ和P
‑
GaN层，形成LED像素单元，完成MESA工艺。2.根据权利要求1所述的微显示芯片阵列的制作方法，其特征在于：所述的第2步中，进一步还包括：第2.1步、以第一速率对所述的第二刻蚀层进行高速刻蚀；第2.2步、在所述的第二刻蚀层蚀刻深度超过50%后，以第二速率继续进行低速刻蚀，直至接触到所述的第一刻蚀层；其中，所述第一速率大于所述第二速率，所述低速刻蚀步骤中的选择比大于所述高速刻蚀的选择比。3.根据权利要求1所述的微显示芯片阵列的制作方法，其特征在于：所述的第3步中，湿法刻蚀时间在3
‑
300s之间。4.根...

【专利技术属性】
技术研发人员：岳大川，
申请(专利权)人：季华实验室，
类型：发明
国别省市：