一种PCIE设备全局复位控制装置、方法及服务器制造方法及图纸

本发明专利技术涉及PCIE设备复位控制领域，具体公开一种PCIE设备全局复位控制装置、方法及服务器，包括至少两个延时电路，延时电路数量与PCIE设备数量一致，一个延时电路对应一个PCIE设备；MCU芯片输出全局复位信号至第一个延时电路，经第一个延时电路延时后输出给第一个PCIE设备，同时第一个延时电路输出的全局复位信号传输至第二个延时电路，经第二个延时电路延时后输出给第二个PCIE设备，以此类推，使全局复位信号经相应延时电路传输至各个PCIE设备。本发明专利技术实现使用唯一的全局复位信号在不同时间对多个PCIE设备复位，避免多个PCIE设备同时初始化而出现PCIE设备顺序问题。时初始化而出现PCIE设备顺序问题。时初始化而出现PCIE设备顺序问题。

【技术实现步骤摘要】
一种PCIE设备全局复位控制装置、方法及服务器


[0001]本专利技术涉及PCIE设备复位控制领域，具体涉及一种PCIE设备全局复位控制装置、方法及服务器。

技术介绍

[0002]在众多服务器设备中，PCIE作为重要的信号资源，CPU需要连接很多PCIE设备，在某些特定情况下，PCIE资源不足时，会使用PCIE SWITCH进行PCIE资源扩展，虽然会造成一部分的PCIE速率下降，但是PCIE资源增多后，可以连接更多的终端设备。由于使用了更多地终端设备及PCIE SWITCH，每个设备及PCIE SWITCH都需要PERST信号（全局复位信号）进行PCIE设备复位。
[0003]现有服务器由于板卡分类及板上芯片的不同，大部分PERST信号是由CPU、PCH、CPLD的GPIO引脚定义的，这些设备可以精确地控制每个GPIO引脚的延时，并且由于CPLD是控制上电的设备，以及拥有很多的GPIO引脚，所以CPLD作为PERST信号的发出端是最好的。
[0004]但是在某些特定的板卡上，由于预算及客户要求，不能使用CPLD芯片，使用MCU本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE设备全局复位控制装置，包括MCU芯片和至少两个PCIE设备，其特征在于，该装置还包括至少两个延时电路，延时电路数量与PCIE设备数量一致，一个延时电路对应一个PCIE设备；各个延时电路依次级联，同时各个延时电路的输出端连接至相应PCIE设备；MCU芯片输出全局复位信号至第一个延时电路，经第一个延时电路延时后输出给第一个PCIE设备，同时第一个延时电路输出的全局复位信号传输至第二个延时电路，经第二个延时电路延时后输出给第二个PCIE设备，以此类推，使全局复位信号经相应延时电路传输至各个PCIE设备。2.根据权利要求1所述的PCIE设备全局复位控制装置，其特征在于，延时电路包括，开关电路：输入端与MCU芯片输出端连接或与前一个延时电路的输出端连接，在接收到MCU芯片或前一个延时电路输出的高电平全局复位信号时导通，为计算电路提供触发信号；计时电路：输入端与开关电路输出端连接，从开关电路接收到触发信号时进行计时，一定时间后输出高电平信号作为延时后的全局复位信号发送至相应PCIE设备和下一个延时电路的输入端。3.根据权利要求2所述的PCIE设备全局复位控制装置，其特征在于，开关电路包括NMOS管、PMOS管、第一分压电阻、第二分压电阻和第三分压电阻；NMOS管的栅极与MCU芯片输出端或前一个延时电路的输出端连接，源极接地，漏极与第二分压电阻的第二端连接；第二分压电阻的第一端与第一分压电阻的第二端连接，第一分压电阻的第一端接供电电压；第二分压电阻的第一端还与PMOS管的栅极连接，PMOS管的漏极接供电电压，源极连接第三分压电阻的第一端，第三分压电阻的第二端连接计时电路的输入端。4.根据权利要求3所述的PCIE设备全局复位控制装置，其特征在于，开关电路的NMOS管与MCU芯片之间或与前一个延时电路之间还设置有子计时电路；子计时电路输入端与MCU芯片输出端连接或与前一个延时电路的输出端连接...

【专利技术属性】
技术研发人员：王晓松，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：