现场总线驱动电路制造技术

用于现场总线驱动器的发送器发射器电路包括用于各自连接第一和第二总线线路的总线端子。电路还包括分别接收电源电压和接收参考电压的第一和第二电源端子供电端子、第一和第二开关电路切换电路。第一和第二开关电路切换电路分别包括第一、二晶体管和第三、四晶体管。发射器电路包括控制电路系统，被配置为基于发射信号生成用于第一、三晶体管的第一驱动信号和用于第二、四晶体管的第二驱动信号。该系统还被配置为生成第二驱动信号使得：响应于指示从隐性到显性总线状态的转变的发送信号，第二、四晶体管导通，和当发送信号指示隐性总线状态且自发送信号指示从显性转变为隐性总线状态起经过了特定第一延时时，第二、四晶体管关断。关断。关断。

【技术实现步骤摘要】
现场总线驱动电路


[0001]本公开涉及总线驱动器电路领域，特别是适用于例如根据诸如控制器局域网(CAN)或FlexRay之类的标准化总线系统驱动总线线路的总线驱动电路(收发机)的发射器部分。

技术介绍

[0002]在CAN或FlexRay等现场总线系统领域，最近的发展旨在提高数据速率。这是具有挑战性的，因为在实践中，典型的总线拓扑可能包括短截线和未正确端接的总线节点。由于阻抗不匹配，这些非均匀网络会受到信号反射的影响。在接收节点(发射器处于高欧姆状态)中，高输入电容会导致信号传播延迟，这可能会对网络中较高数据速率下的整体信号完整性生成负面影响。因此，希望在收发机正在接收数据时，总线驱动器电路的接收器部分的输入电容尽可能低。如果发射器正在发送数据，那么高输入电容对信号完整性的影响要小得多。
[0003]差分总线驱动器(例如CAN总线)的典型架构包括，例如，具有隔离体的DMOS共源共栅级(DMOS＝双扩散金属氧化物半导体)。共源共栅级通常是永久开启的。从高到低差分总线电压(反之亦然)的转变由高侧和低侧开关控制。DMOS共源共栅级需要承受可能出现在总线端子上的高电压(例如大于40V)。二极管(例如MOS晶体管的本征体二极管)可用于防止反向电流流动。在某些应用中，MOS二极管直接连接到总线端子，这在电磁兼容性(EMC)性能和相对于两条差分总线线路对称的总线输入电容方面带来好处。然而，一些半导体技术不允许这样的电路拓扑。
[0004]在一些半导体技术中，共源共栅级和二极管的位置需要互换，这就带来了一个共源共栅级直接连接到总线端子的问题。由于存在相对较大的栅
‑
源电容、栅
‑
漏电容和衬底电容，共源共栅级对总线驱动器的整体输入电容有显著贡献。此外，在这种拓扑结构中，两个差分总线端子的输入电容不对称，这会对EMC性能生成负面影响。因此，由于共源共栅级不对称地连接到总线，需要改进的具有不对称输入电容的总线驱动器电路。

技术实现思路

[0005]这里描述了一种用于现场总线驱动器的发射器电路。根据一个实施例，发射器电路包括用于各自连接第一总线线路和第二总线线路的第一总线端子和第二总线端子。发射器电路还包括用于接收电源电压的第一供电端子和用于接收参考电压的第二供电端子、耦合在第一供电端子和第一总线端子之间的第一切换电路，以及耦合在在第二总线端子和第二供电端子之间的第二切换电路。第一切换电路包括第一晶体管和第二晶体管，第二切换电路包括第三晶体管和第四晶体管。此外发射器电路包括控制电路系统，被配置为基于发射信号生成用于第一晶体管和第三晶体管的第一驱动信号以及用于第二晶体管和第四晶体管的第二驱动信号。控制电路系统还被配置为生成第二驱动信号，使得：响应于指示从隐性到显性总线状态的转变的发送信号，第二晶体管和第四晶体管导通，以及当发送信号指
示隐性总线状态、并且自发送信号指示从显性转变为隐性总线状态起经过了特定第一延时时，第二晶体管和第四晶体管关断。此外，在此描述了用于操作用于现场总线驱动器的发射器电路的相应方法。
附图说明
[0006]参考以下附图和描述，可以更好地理解以下描述的实施例。图中的组件不一定按比例绘制；相反，重点在于说明本专利技术的原理。此外，在图中，相同的参考数字表示相应的部件。
[0007]图1示出了总线驱动器(收发机)电路的对称发射器部分的一个示例。
[0008]图2示出了总线驱动器电路的非对称发射器部分的一个示例；在某些半导体技术中，图1的对称版本无法实现。
[0009]图3示出了具有可切换共源共栅级的改进总线驱动器电路的一个实施例。
[0010]图4示出了显示图3的电路功能的示例性时序图。
[0011]图5示出了图3的实施例的修改/增强版本。
[0012]图6示出了一个实施例，它可以被视为图3或图5示例的进一步发展。
[0013]图7示出了图3的示例的一种修改。
[0014]图8至图13示出了一个实施例，该实施例可被视为图3或图5示例的进一步发展或改进。
具体实施方式
[0015]这里描述的实施例涉及用于CAN总线节点的总线驱动器(收发机)电路。应当理解，在此描述的概念可以容易地应用于其他类型的现场总线，例如FlexRay。此外，应当注意，附图仅包括收发机电路的发射器部分。应当理解，可以增加相应的接收器部分，为了使附图简单起见，省略了该接收器部分。各种合适的接收器电路实现方式是已知的，因此在此不再进一步讨论。
[0016]图1示出了总线驱动器(收发机)电路的对称发射器部分的一个示例。需要注意的是，这种对称的发射器拓扑只有在使用某些特定的半导体制造技术集成驱动电路时才可行。
[0017]图1的示例可以构造为耦合在第一供电端子V
CC
(其接收电源电压V
CC
)和第一总线端子CANH之间的高侧电路和耦合在第二总线端子CANL和第二供电端子GND(处于参考电压V
GND
，例如地电位)之间的低侧电路。高侧电路包括第一电子开关(高侧晶体管M
HS
)、形成第一共源共栅级的晶体管M
PC
(也称为共源共栅电路)和第一MOS二极管M
D1
的串联电路。同样，低侧电路包括第二MOS二极管M
D2
、形成第二共源共栅级的晶体管M
NC
和第二电子开关(低侧晶体管M
LS
)的串联电路。第一共源共栅级的晶体管是p沟道MOS(PMOS)晶体管，而第二共源共栅级的晶体管是n沟道MOS(NMOS)晶体管。类似地，第一电子开关包括(高侧)PMOS晶体管M
HS
，而第二电子开关包括(低侧)NMOS晶体管M
LS
。MOS二极管M
D1
和M
D2
可以由PMOS晶体管的本征漏体二极管形成，其栅电极连接到相应的源电极。
[0018]如图1所示，第一和第二总线端子CANH、CANL分别通过电阻器R
CANH
和R
CANL
各自连接到提供共模电压V
CM
的电压源，电阻器可以具有大约为几十千欧的电阻。图1中所示的电容
C
GD
表示形成共源共栅级的晶体管M
PC
的栅极与漏极之间的固有(寄生)电容，并且C
GS
表示形成共源共栅级的晶体管M
NC
的栅极与源极之间的本征(寄生)电容。电容C
SUB
表示形成共源共栅级的晶体管的体端子之间的固有电容。电容C
DS
表示形成第一和第二电子开关的晶体管的本征漏
‑
源电容。
[0019]如上所述，在对称电路结构中MOS二极管连接在总线端子CANL、CANH和相应的共源共栅级M
NC
、M
PC
之间，该对称电路结构对于某些半导体技术是不可行的。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于现场总线驱动器的发射器电路，包括：用于各自连接第一总线线路和第二总线线路的第一总线端子(CANH)和第二总线端子(CANL)；用于接收电源电压(V
CC
)的第一供电端子和用于接收参考电压(V
GND
)的第二供电端子(GND)；耦合在所述第一供电端子与所述第一总线端子(CANH)之间的第一切换电路，以及耦合在所述第二总线端子(CANL)与所述第二供电端子(GND)之间的第二切换电路；其中所述第一切换电路包括第一晶体管(M
HS
)和第二晶体管(M
PC
)，并且所述第二切换电路包括第三晶体管(M
LS
)和第四晶体管(M
NC
)，以及其中所述发射器电路还包括控制电路系统，所述控制电路系统被配置为：基于发送信号(TXD)，生成用于所述第一晶体管(M
HS
)和所述第三晶体管(M
LS
)的第一驱动信号(V
GS,HS
、V
GS,LS
)以及用于所述第二晶体管(M
PC
)和所述第四晶体管(M
NC
)的第二驱动信号(V
G,PMOS
、V
G,NMOS
)，其中所述控制电路系统被配置为生成所述第二驱动信号，使得：响应于指示从隐性总线状态到显性总线状态的转变的所述发送信号(TXD)，所述第二晶体管(M
PC
)和所述第四晶体管(M
NC
)导通，并且当所述发送信号(TXD)指示隐性总线状态、并且自所述发送信号(TXD)指示从显性总线状态转变为隐性总线状态起经过了特定的第一延时(T
DEL
)时，所述第二晶体管(M
PC
)和所述第四晶体管(M
NC
)关断。2.根据权利要求1所述的发射器电路，其中所述第一切换电路包括耦合到所述第二晶体管(M
PC
)的第一二极管元件(M
D1
)，并且所述第二切换电路包括耦合到所述第四晶体管(M
NC
)的第二二极管元件(M
D2
)。3.根据权利要求2所述的发射器电路，其中所述第一二极管元件(M
D1
)和所述第二二极管元件(M
D2
)各自由MOS晶体管实现，所述MOS晶体管的栅电极连接到所述MOS晶体管的源电极。4.根据权利要求2或3所述的发射器电路，其中所述第一二极管元件(M
D1
)和所述第二二极管元件(M
D2
)由MOS晶体管的本征漏极体二极管形成。5.根据权利要求1至4中任一项所述的发射器电路，还包括：第五晶体管(M
PC
')，耦合在所述第一总线端子(CANH)与所述第一供电端子之间；和第六晶体管(M
NC
')，耦合在所述第二总线端子(CANL)与所述第二供电端子(GND)之间。6.根据权利要求5所述的发射器电路，其中控制电路系统被配置为：生成用于所述第五晶体管(M
PC
')和所述第六晶体管(M
NC
')的第三驱动信号，使得所述第五晶体管和所述第六晶体管与所述第一晶体管(M
HS
)和第三晶体管(M
LS
)同步导通和关断。7.根据权利要求6所述的发射器电路，其中所述控制电路系统被配置为：生成用于所述第五晶体管(M
PC
')和所述第六晶体管(M
NC
')的第三驱动信号，使得所述第五晶体管和所述第六晶体管在所述第一晶体管(M
HS
)和所述第三晶体管(M
LS
)之后延迟预定时滞导通。
8.根据权利要求1至7中任一项所述的发射器电路，其中所述控制电路系统被配置为延迟用于所述第一晶体管(M
HS
)和所述第三晶体管(M
LS
)的所述第一驱动信号(V
GS,HS
、V
GS,LS
)，使得所述第一晶体管(M
HS
...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：