用于访问设备附加存储器的系统、设备和方法技术方案

提供了一种用于访问设备附加存储器的系统、设备和方法。经由总线连接到主机处理器的设备包括：加速器电路，所述加速器电路被配置为基于从所述主机处理器接收到的消息进行操作；和控制器，所述控制器被配置为控制对连接到所述设备的存储器的访问，其中，所述控制器还被配置为响应于从所述加速器电路接收到的读取请求向所述主机处理器提供请求一致性解析的第一消息，以及从所述存储器预取第一数据。据。据。

【技术实现步骤摘要】
用于访问设备附加存储器的系统、设备和方法
[0001]相关申请的交叉引用
[0002]本申请基于2020年10月15日在韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0133743并要求该申请的优先权，该专利申请的公开内容通过引用整体合并于此。


[0003]示例实施例涉及存储器访问，并且更具体地，涉及用于访问设备附加存储器(device
‑
attached memory)的系统、设备和方法。

技术介绍

[0004]被配置为处理数据的装置可以通过访问存储器来执行各种操作。例如，装置可以处理从存储器读取的数据或将处理后的数据写入存储器。根据系统所需的性能和功能，通过被配置为提供高带宽和低延迟的链路而彼此通信的各种装置可以被包括在系统中。系统中包括的存储器可以被两个或更多个装置共享和访问。因此，系统的性能不仅取决于每个装置的操作速度，还取决于装置之间的通信效率以及访问存储器所花费的时间。

技术实现思路

[0005]示例实施例提供了用于减少存储器访问的延迟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种经由总线连接到主机处理器的设备，所述设备包括：加速器电路，所述加速器电路被配置为基于从所述主机处理器接收到的消息进行操作；和控制器，所述控制器被配置为控制对连接到所述设备的存储器的访问，其中，所述控制器还被配置为响应于从所述加速器电路接收到的读取请求，向所述主机处理器提供请求一致性解析的第一消息，以及从所述存储器预取第一数据。2.根据权利要求1所述的设备，其中，所述控制器还被配置为：从所述主机处理器接收指示完成了所述一致性解析的第二消息，以及响应于所述第二消息向所述加速器电路提供所述第一数据。3.根据权利要求2所述的设备，其中，所述控制器进一步被配置为基于第一协议经由所述总线向所述主机处理器提供所述第一消息，以及基于第二协议经由所述总线从所述主机处理器接收所述第二消息，并且其中，所述主机处理器被配置为基于所述第二协议通过所述总线和所述控制器访问所述存储器。4.根据权利要求1所述的设备，其中，所述控制器进一步被配置为：被所述主机处理器设置为主机偏置模式或设备偏置模式，向所述主机处理器提供所述第一消息，以及在所述主机偏置模式下响应于接收到的所述读取请求，预取所述第一数据。5.根据权利要求4所述的设备，其中，所述控制器进一步被配置为在所述设备偏置模式下响应于所述读取请求：从所述存储器读取所述第一数据，以及向所述加速器电路提供所述第一数据。6.根据权利要求1所述的设备，所述设备还包括：缓冲器，所述缓冲器被配置为存储被预取的所述第一数据的副本，其中，所述控制器进一步被配置为向所述加速器电路提供存储在所述缓冲器中的所述第一数据的所述副本。7.根据权利要求6所述的设备，其中，所述缓冲器还被配置为存储就绪信息，所述就绪信息指示存储在所述缓冲器中的所述第一数据的所述副本是否有效，并且其中，所述控制器进一步被配置为：当从所述主机处理器接收到指示完成了所述一致性解析的第二消息时，基于所述就绪信息向所述加速器电路提供存储在所述缓冲器中的所述第一数据的所述副本，或者等待从所述存储器接收所述第一数据。8.根据权利要求1所述的设备，其中，所述存储器包括较高层存储器和较低层存储器，并且其中，所述控制器进一步被配置为通过将数据从所述较低层存储器复制到所述较高层存储器作为所述第一数据的副本来预取所述第一数据。9.根据权利要求8所述的设备，其中，所述控制器还被配置为响应于指示完成了所述一致性解析的第二消息，向所述加速器电路提供所述第一数据的所述副本，所述第二消息是从所述主机处理器接收到的。10.一种系统，包括：
主机处理器，所述主机处理器包括至少一个被配置为执行指令的核；设备，所述设备经由总线连接到所述主机处理器，并且被配置为被设置为主机偏置模式或设备偏置模式；和存储器，所述存储器连接到所述设备，并且被配置为被所述主机处理器通过所述设备访问，其中，所述设备还被配置为：在所述主机偏置模式下，向所述主机处理器提供请求一致性解析的...

【专利技术属性】
技术研发人员：李正浩，南喜铉，申载昊，申孝德，刘永健，田仑澔，郑园燮，郑二品，崔赫埈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：