一种基于环形振荡器的频率可控PUF电路制造技术

本发明专利技术提出了一种具有频率可控功能的环形振荡器PUF电路，包括多个环形振荡器组成的环形振荡器阵列、路径选择寄存器、迭代控制寄存器、两个多路选择器、两个计数器以及用于比较频率的比较器，所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门、所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器和一个反相器，所述两个多路选择器在选择对应的两个环形振荡器频率之后与所述两个计数器的输入端相连，所述的用于比较频率的比较器连接至所述两个计数器的输出端并将响应输出端连接至路径选择寄存器。本发明专利技术具有安全性高、抗压能力强以及灵活性高等优点。压能力强以及灵活性高等优点。压能力强以及灵活性高等优点。

【技术实现步骤摘要】
一种基于环形振荡器的频率可控PUF电路


[0001]本专利技术涉及集成电路防伪PUF电路
，尤其涉及一种具有频率可控功能的环形振荡器PUF电路。

技术介绍

[0002]新兴的芯片认证技术——物理不可克隆函数(Physical Unclonable Function，PUF)是当前防伪技术发展出来的一种极具随机性的防伪技术。
[0003]这类技术能够有效利用芯片内各类电路由于制造工艺的偏差导致的随机性差异按照既定原则进行响应信号的生成。这个响应信号可以看做是人类的指纹一样，如果接收到相同的激励，对于不同的芯片来说产生的响应信号也会不一样。
[0004]因此，PUF技术的兴起暗示着电路伪造愈发困难，这是物理不可克隆技术的本质所在。除此之外，PUF电路一般具有规模小、轻量级、低功耗、小面积等优点，目前在大规模量产芯片生产中已经开始投入研发使用，对电子信息领域有着巨大的研究意义与应用价值。
[0005]目前PUF主要有非电子PUF、模拟电路PUF以及数字电路PUF。其中数字延迟PUF应用最为广泛，他主要是利用信号在电路中的传播延迟不同的特点来实现。
[0006]如图1所示，数字延迟PUF的典型代表是环形振荡器PUF。此方案主要是利用两条环形振荡器回路的制造工艺差异提取不同的频率值，若第一个环形振荡器回路的振荡频率小于第二个，那么输出随即响应0，反之为1。环形振荡器的回路延迟取决于器件的掺杂浓度、尺寸大小、连线线宽等因素，对于不同的PUF芯片，环形振荡器回路的延迟不会完全相同，数字延迟PUF正是提取了这种随机延迟的特性。
[0007]但此种方案实现的环形振荡器频率为固定值，那么很容易被外界所破解，例如通过大量的输入激励得到大量响应信号数据，并通过建模分析得出每个环形振荡器之间的频率大小的相对关系。由此可得，此类无法控制环形振荡器频率的PUF方案并不具有较高的安全性。

技术实现思路

[0008]为了解决现阶段国内外缺乏频率可控的环形振荡器PUF电路的问题，本专利技术提供一种可以控制环形振荡器频率的环形振荡器PUF电路。
[0009]为解决上述技术问题，本专利技术采用的技术方案为：一种基于环形振荡器的频率可控PUF电路，包括多个环形振荡器组成的环振阵列(数量须大于等于8)，一个路径选择寄存器，一个迭代控制寄存器，第一个多路选择器(每个环形振荡器输出端连接到第一个多路选择器)，第二个多路选择器(每个环形振荡器输出端连接到第二个多路选择器)，第一个计数器(第一个多路选择器输出端连接到第一个计数器)，第二个计数器(第二个多路选择器输出端连接到第二个计数器)，一个用于比较频率的比较器(第一个计数器与第二个计数器的输出端均与比较器相接，比较器的输出端连接至路径选择寄存器)。
[0010]作为本专利技术的进一步改进：所述的环形振荡器阵列所包含的环形振荡器包括多个
串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的二输入与非门起到控制电路使能的作用。
[0011]作为本专利技术的进一步改进：所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器，一个反相器。二选一选择器的两个输入端相连，并且与反相器串联。每个路径选择延时单元的输出端与另一个路径选择延时单元的输入端首尾相连构成环路。其中每一级路径选择延时单元中的二选一选择器的选择使能端与路径选择寄存器的某一位相继连接。
[0012]作为本专利技术的进一步改进：所述的两个多路选择器的输入端均采用与所述的环形振荡器数量相等的输入端，两个多路选择器的选择信号端均由外部激励给出。
[0013]作为本专利技术的进一步改进：所述的用于比较频率的比较器采用将响应输出端连接至路径选择寄存器，用于增加相对应的环振阵列中的二选一选择器路径选择的随机性。
[0014]作为本专利技术的进一步改进：所述的迭代控制寄存器的输出端与环形振荡器阵列、多路选择器、计数器与比较器相连，并控制可控环形振荡器PUF电路的工作状态。
[0015]本专利技术的优点在于：本专利技术基于典型环形振荡器PUF下，在兼顾电路性能功耗的基础上，设计的频率可控环形振荡器PUF电路，一方面，本专利技术提出的新型路径选择延时单元的选择信号在比较器的输出的影响下可以最大化进行随机化，延时单元中的二选一选择器的路径选择会产生无数种可能，这也将经典环振PUF电路的频率变为随机性极强的无法预测的值，并且相对于经典的延时单元本专利技术仅采用一个选择器和一个反相器，大大降低了PUF电路的面积与功耗，为PUF电路的集成提供了有力的保障；另一方面，本专利技术额外添加了迭代控制寄存器，这样可以让设计者能够有最大限度的设计PUF电路的随机化程度，PUF运算的次数越多，响应输出信号愈发随机化，合理地设计迭代控制寄存器的值能够进一步保障PUF电路反破解的抗压能力。
附图说明
[0016]图1是经典环形振荡器PUF方案的结构原理示意图。
[0017]图2是本专利技术具有频率可控功能的环形振荡器PUF电路的结构原理示意图。
[0018]图3是本专利技术具体应用实例中采用的环形振荡器及对应的路径选择延时单元电路结构示意图。
[0019]图4是本专利技术具体应用实例中的实现过程示意图。
具体实施方式
[0020]以下结合说明书附图和具体的实施例对本专利技术作进一步阐述，但并不因此而限制本专利技术的保护范围。
[0021]环形振荡器本质上是由奇数个非逻辑串联构成的，级数需要大于等于1。在最初上电过程中，环形振荡器的某个非逻辑的输入端存在某个确定值，那么在经过环形振荡器的路径传播之后，该处的值将会变成相反的值，依照上述过程反复进行高低电平状态之间的转换，这样就形成了既有周期性特点的振荡现象。
[0022]如图2所示，本实施例具有频率可控功能的环形振荡器PUF电路包括多个环形振荡器组成的环振阵列(数量为16)，一个16
‑
bit路径选择寄存器，一个4
‑
bit迭代控制寄存器，第一个16选1多路选择器(每个环形振荡器输出端连接到第一个多路选择器)，第二个16选1多路选择器(每个环形振荡器输出端连接到第二个多路选择器)，第一个计数器(第一个多路选择器输出端连接到第一个计数器)，第二个计数器(第二个多路选择器输出端连接到第二个计数器)，一个用于比较频率的比较器(第一个计数器与第二个计数器的输出端均与比较器相接，比较器的输出端连接至路径选择寄存器)。
[0023]如图3所示，所述的环形振荡器阵列所包含的环形振荡器包括16个串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的二输入与非门起到控制电路使能的作用；所述的路径选择延时单元主要有两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于环形振荡器的频率可控PUF电路，其特征在于：包括多个环形振荡器组成的环振阵列、路径选择寄存器、迭代控制寄存器、两个多路选择器、两个计数器以及用于比较频率的比较器，所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门、所述的路径选择延时单元主要有两部分内容构成：一个二选一选择器和一个反相器，所述两个多路选择器在选择对应的两个环形振荡器频率之后与所述两个计数器的输入端相连，所述的用于比较频率的比较器连接至所述两个计数器的输出端并将响应输出端连接至路径选择寄存器。2.根据权利要求1所述的基于环形振荡器的频率可控PUF电路，其特征在于：所述的环形振荡器阵列所包含的环形振荡器包括多个串联的路径选择延时单元与一个二输入与非门。路径选择延时单元主要包含一个二选一选择器和一个反相器。整个串联起来的子电路的输入端与一个二输入与非门的输出端相连，而环形振荡器的输入端与二输入与非门的一个输入端相连，此处的而输入与非门起到控制电路使能的作用。3.根据权利要求1所述的基于环形振...

【专利技术属性】
技术研发人员：陈晟，谢小东，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：