上拉节点共享的驱动电路及显示面板制造技术

本发明专利技术公开了一种上拉节点共享的驱动电路及显示面板，该驱动电路包括多级相互级联的上拉节点共享的驱动单元，驱动单元包括上拉节点，以及分别与上拉节点连接的第一上拉电路、第二上拉电路、第一输出电路、第二输出电路和下拉控制电路；第一上拉电路用于根据第一上拉信号将上拉节点拉至第一高电位；第二上拉电路用于根据第二上拉信号将上拉节点二次上拉至第二高电位；第一输出电路用于在上拉节点为第二高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路用于在上拉节点为第二高电位时，根据第二时钟信号输出第二驱动信号；下拉控制电路，用于在接收到下拉控制信号时，将上拉节点下拉至低电位。本发明专利技术增强了GDL电路的输出能力和稳定性。输出能力和稳定性。输出能力和稳定性。

【技术实现步骤摘要】
上拉节点共享的驱动电路及显示面板


[0001]本专利技术涉及显示
，尤其涉及一种上拉节点共享的驱动电路及显示面板。

技术介绍

[0002]随着科技的进步和人们物质生活水平的提高，市场对液晶显示产品的要求也越来越高，大尺寸、高分辨率的液晶面板成为各大厂商争相发展的目标。
[0003]GDL(Gate Driver less)技术即较少的闸极驱动器技术，是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC(INtegrated Circuit,集成电路板)来完成水平扫描线的驱动。
[0004]现有的GDL电路中，大多包括级联的多级GDL单元，每一级GDL单元均包括通过上拉节点连接的上拉电路和输出电路，上拉电路根据所接收到的上拉信号对上拉节点进行上拉，即对输出电路的开关管进行预充，以增强输出电路开关管的导通能力。然而，在高频高分辨率的电路架构中，由于电路负载的增加，上拉信号会发生较严重的衰减，使得上拉节点普遍存在预充电压较低的问题，这就容易导致输出电路的输出能力不足，进而影响输出，甚至存在着使GDL电路失效的风险。

技术实现思路

[0005]本专利技术的主要目的在于提供一种上拉节点共享的驱动电路及显示面板，旨在解决上拉节点预充电压较低的问题，提高输出电路的输出能力。
[0006]为了实现上述目的，本专利技术提供一种上拉节点共享的驱动电路，包括多级相互级联的上拉节点共享的驱动单元，所述驱动单元包括：
[0007]上拉节点；r/>[0008]第一上拉电路，所述第一上拉电路的输入端与第一上拉信号输入端连接，输出端连接所述上拉节点；所述第一上拉电路，用于根据第一上拉信号将所述上拉节点上拉至第一高电位；
[0009]第二上拉电路，所述第二上拉电路的输入端与第二上拉信号输入端连接，输出端连接所述上拉节点；所述第二上拉电路，用于根据第二上拉信号将所述上拉节点二次上拉至第二高电位；
[0010]第一输出电路，所述第一输出电路的受控端与所述上拉节点连接，输入端与第一时钟信号输入端连接；所述第一输出电路，用于在所述上拉节点为所述第二高电位时，根据第一时钟信号输出第一驱动信号；
[0011]第二输出电路，所述第二输出电路的受控端与所述上拉节点连接，输入端与第二时钟信号输入端连接；所述第二输出电路，用于在所述上拉节点为所述第二高电位时，根据第二时钟信号输出第二驱动信号；
[0012]下拉控制电路，所述下拉控制电路的受控端与下拉控制信号输入端连接，输入端与所述上拉节点连接；所述下拉控制电路，用于在接收到下拉控制信号时，将所述上拉节点
下拉至低电位。
[0013]可选地，所述第一输出电路包括第一驱动信号输出单元；所述第一驱动信号输出单元的受控端为所述第一输出电路的受控端，输入端为所述第一输出电路的输入端，输出端为所述第一输出电路的输出端；
[0014]所述第二输出电路包括第二驱动信号输出单元；所述第二驱动信号输出单元的受控端为所述第二输出电路的受控端，输入端为所述第二输出电路的输入端，输出端为所述第二输出电路的输出端。
[0015]可选地，所述第一输出电路还包括第一级传信号输出单元；所述第一级传信号输出单元的受控端与所述第一驱动信号输出单元的受控端连接，输入端与所述第一驱动信号输出单元的输入端连接；所述第一级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第一时钟信号输出第一级传信号；
[0016]所述第二输出电路还包括第二级传信号输出单元；所述二级传信号输出单元的受控端与所述第二驱动信号输出单元的受控端连接，输入端与所述第二驱动信号输出单元的输入端连接；所述第二级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第二时钟信号输出第二级传信号。
[0017]可选地，所述驱动单元为第N/2级驱动单元时，所述第一级传信号为第N
‑
1级级传信号，所述第二级传信号为第N级级传信号，所述下拉控制信号为第N+4级级传信号；
[0018]当N小于等于4时，所述第一上拉信号和所述第二上拉信号为由控制器输出的第一上拉信号和第二上拉信号；
[0019]当N大于4时，所述第一上拉信号为第N
‑
5级级传信号，所述第二上拉信号位第N
‑
4级级传信号；其中，N为大于等于2的偶数。
[0020]可选地，其特征在于，所述驱动单元还包括：
[0021]第一下拉维持电路，第一受控端与第一下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第一下拉节点；所述第一下拉维持电路，用于在接收到第一下拉维持信号时，将所述第一下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第一下拉节点下拉至低电位；
[0022]第二下拉维持电路，第一受控端与第二下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第二下拉节点；所述第二下拉维持电路，用于在接收到第二下拉维持信号时，将所述第二下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第二下拉节点下拉至低电位；
[0023]第一下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第一下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；
[0024]第二下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第二下拉电路，用于在所述第二下拉节点为高电位时，将所述节点和所述第二输出电路的输出端下拉至低电位。
[0025]可选地，所述驱动单元还包括；
[0026]第一下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第一下拉节点连接；所述第一下拉限制电路，用于根据所述第一上拉信号将所述第一下拉节点
下拉为低电位；
[0027]第二下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第二下拉节点连接；所述第二下拉限制电路，用于根据所述第一上拉信号将所述第二下拉节点下拉为低电位。
[0028]可选地，所述驱动单元还包括：
[0029]第三下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第三下拉电路，用于在所述第二下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；
[0030]第四下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第四下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第二输出电路的输出端下拉至低电位。
[0031]可选地，所述驱动单元还包括第一复位电路；所述第一复位电路的受控端与复位信号输入端连接，输入端与所述上拉节点连接；所述第一复位电路，用于根据复位信号将所述上拉节点下拉为低电位。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上拉节点共享的驱动电路，包括多级相互级联的上拉节点共享的驱动单元，其特征在于，所述驱动单元包括：上拉节点；第一上拉电路，所述第一上拉电路的输入端与第一上拉信号输入端连接，输出端连接所述上拉节点；所述第一上拉电路，用于根据第一上拉信号将所述上拉节点上拉至第一高电位；第二上拉电路，所述第二上拉电路的输入端与第二上拉信号输入端连接，输出端连接所述上拉节点；所述第二上拉电路，用于根据第二上拉信号将所述上拉节点二次上拉至第二高电位；第一输出电路，所述第一输出电路的受控端与所述上拉节点连接，输入端与第一时钟信号输入端连接；所述第一输出电路，用于在所述上拉节点为所述第二高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路，所述第二输出电路的受控端与所述上拉节点连接，输入端与第二时钟信号输入端连接；所述第二输出电路，用于在所述上拉节点为所述第二高电位时，根据第二时钟信号输出第二驱动信号；下拉控制电路，所述下拉控制电路的受控端与下拉控制信号输入端连接，输入端与所述上拉节点连接；所述下拉控制电路，用于在接收到下拉控制信号时，将所述上拉节点下拉至低电位。2.如权利要求1所述的上拉节点共享的驱动电路，其特征在于，所述第一输出电路包括第一驱动信号输出单元；所述第一驱动信号输出单元的受控端为所述第一输出电路的受控端，输入端为所述第一输出电路的输入端，输出端为所述第一输出电路的输出端；所述第二输出电路包括第二驱动信号输出单元；所述第二驱动信号输出单元的受控端为所述第二输出电路的受控端，输入端为所述第二输出电路的输入端，输出端为所述第二输出电路的输出端。3.如权利要求2所述的上拉节点共享的驱动电路，其特征在于，所述第一输出电路还包括第一级传信号输出单元；所述第一级传信号输出单元的受控端与所述第一驱动信号输出单元的受控端连接，输入端与所述第一驱动信号输出单元的输入端连接；所述第一级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第一时钟信号输出第一级传信号；所述第二输出电路还包括第二级传信号输出单元；所述二级传信号输出单元的受控端与所述第二驱动信号输出单元的受控端连接，输入端与所述第二驱动信号输出单元的输入端连接；所述第二级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第二时钟信号输出第二级传信号。4.如权利要求3所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元为第N/2级驱动单元时，所述第一级传信号为第N
‑
1级级传信号，所述第二级传信号为第N级级传信号，所述下拉控制信号为第N+4级级传信号；当N小于等于4时，所述第一上拉信号和所述第二上拉信号为由控制器输出的第一上拉信号和第二上拉信号；当N大于4时，所述第一上拉信号为第N
‑
5级级传信号，所述第二上拉信号位第N
‑
4级级
传信号；其中，N为大于等于2的偶数。5.如权利要求1
‑
4中任一项所述的上拉节点共享的驱动电路，...

【专利技术属性】
技术研发人员：徐辽，李荣荣，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：