驱动电路及显示装置制造方法及图纸

本申请公开了一种驱动电路及显示装置，其中，驱动电路包括驱动模块和单向导通模块；驱动模块包括多个时钟信号输出端；单向导通模块包括多个第一输入端和多个第一输出端，各时钟信号输出端与第一输入端一一对应连接，各第一输出端用于与GOA电路的对应时钟信号输入端连接。通过在时钟信号输出端与GOA电路输入端之间连接单向导通模块，通过该单向导通模块阻止显示面板内的电荷由GOA电路经各时钟信号输出端流入驱动模块，避免了显示面板内的电荷通过GOA电路倒灌给驱动模块，再次上电时，驱动模块为零状态响应，驱动模块在启动时工作在稳定状态，驱动模块可以正常启动。驱动模块可以正常启动。驱动模块可以正常启动。

【技术实现步骤摘要】
驱动电路及显示装置


[0001]本专利技术一般涉及显示
，具体涉及一种驱动电路及显示装置。

技术介绍

[0002]显示装置一般包括显示面板以及用于驱动该显示面板的驱动电路。其中，驱动电路包括PMIC(Power Management IC；电源管理集成电路)、TCON(Timing Controller；时序控制器)、LS(Level Shift；电平转换器)等。
[0003]显示装置在生产过程中，需要经过多个项目的测试，其中一个测试为快速开关机。在测试过程中，随着开关机频率的提高，显示面板在关机后没有足够的时间，充分释放其内的电荷，导致显示面板内的电荷通过GOA电路倒灌给驱动电路的TCON、PMIC等硬件，再次上电(再次开机)时，驱动电路为非零状态响应，会影响TCON、PMIC 等硬件的相位裕度，导致驱动电路在启动时工作在不稳定状态，严重时会导致驱动电路无法正常启动。

技术实现思路

[0004]本申请期望提供一种驱动电路及显示装置，用于防止面板内的电流倒灌进驱动电路。
[0005]第一方面，本专利技术提供一种驱动电路，包括：驱动模块和单向导通模块；
[0006]所述驱动模块包括多个时钟信号输出端；
[0007]所述单向导通模块包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路的时钟信号输入端连接。
[0008]作为可实现方式，所述驱动模块还包括VGH电压输出端、VGL 电压输出端；所述单向导通模块包括第二输入端、第三输入端、第二输出端和第三输出端；
[0009]所述VGH电压输出端与所述第二输入端连接，所述VGL电压输出端与所述第三输入端连接，所述第二输出端和所述第三输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VGH电压输出端和所述 VGL电压输出端流入所述驱动模块。
[0010]作为可实现方式，所述驱动模块还包括VDDo电压输出端、VDDe 电压输出端；所述单向导通模块包括第四输入端、第五输入端、第四输出端和第五输出端；
[0011]所述VDDo电压输出端和所述VDDe电压输出端输出的电位相反；
[0012]所述VDDo电压输出端与所述第四输入端连接，所述VDDe电压输出端与所述第五输入端连接，所述第四输出端和所述第五输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VDDo电压输出端和所述VDDe电压输出端流入所述驱动模块。
[0013]作为可实现方式，所述单向导通模块包括第二二极管、第三二极管、第四二极管、第五二极管及多个第一二极管；
[0014]所述第一二极管的阳极为所述第一输入端，所述第一二极管的阴极为所述第一输出端；
[0015]所述第二二极管的阳极为所述第二输入端，所述第二二极管的阴极为所述第二输出端；
[0016]所述第三二极管的阴极为所述第三输入端，所述第三二极管的阳极为所述第三输出端；
[0017]所述第四二极管的阳极为所述第四输入端，所述第四二极管的阴极为所述第四输出端；
[0018]所述第五二极管的阳极为所述第五输入端，所述第五二极管的阴极为所述第五输出端。
[0019]作为可实现方式，还包括放电模块；所述放电模块包括开关元件，所述开关元件包括第六输入端和第六输出端，所述第六输入端分别与所述第一输出端、所述第二输出端、所述第三输出端、所述第四输出端、所述第五输出端连接，所述第六输出端接地。
[0020]作为可实现方式，所述驱动模块还包括复位信号输出端；所述开关元件还包括控制端；所述复位信号输出端分别与所述控制端及所述 GOA电路的对应输入端连接。
[0021]作为可实现方式，所述开关元件为三极管、薄膜晶体管和MOS 管中的任一种。
[0022]作为可实现方式，所述驱动模块包括时序控制器、电源管理集成电路及电平转换器；所述时序控制器及所述电源管理集成电路均与所述电平转换器连接；所述时钟信号输出端、所述VGH电压输出端、所述VGL电压输出端、所述VDDo电压输出端、所述VDDe电压输出端及所述复位信号输出端均为所述电平转换器的输出端。
[0023]作为可实现方式，所述时序控制器、所述电源管理集成电路、所述电平转换器及所述单向导通模块设置于同一电路板上。
[0024]第二方面，本专利技术提供一种显示装置，包括上述的驱动电路，以及显示面板，所述显示面板包括上述GOA电路。
[0025]一般地，显示面板内的电荷主要经时钟信号输出端，倒灌给驱动电路；本专利技术方案，通过在时钟信号输出端与GOA电路输入端之间连接单向导通模块，通过该单向导通模块阻止显示面板内的电荷由 GOA电路经各时钟信号输出端流入驱动模块，避免了显示面板内的电荷通过GOA电路倒灌给驱动模块，再次上电(再次开机)时，驱动模块为零状态响应，驱动模块在启动时工作在稳定状态，驱动模块可以正常启动。
附图说明
[0026]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0027]图1为本专利技术第一实施例提供的驱动电路的示意图；
[0028]图2为本专利技术第二实施例提供的驱动电路的示意图；
[0029]图3为本专利技术第三实施例提供的驱动电路的示意图；
[0030]图4为本专利技术第四实施例提供的驱动电路的示意图；
[0031]图5为本专利技术第五实施例提供的驱动电路的示意图；
[0032]图6为本专利技术第六实施例提供的驱动电路的示意图；
[0033]图7为本专利技术实施例提供的驱动时序图；
[0034]图8为本专利技术实施例提供的GOA单元的示意图。
具体实施方式
[0035]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与专利技术相关的部分。
[0036]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0037]如图1所示，本专利技术实施例示出的驱动电路4，包括：驱动模块1 和单向导通模块2；
[0038]所述驱动模块1包括多个时钟信号输出端；可以根据显示面板3 的分辨率设定时钟信号输出端的数量，例如但不限于可以设置8个时钟信号输出端，依次为CK1至CK8；或者可以设置16个时钟信号输出端，依次为CK1至CK16。
[0039]所述单向导通模块2包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路31的对应输入端连接，例如当驱动模块1包括多个时钟信号输出端，时钟信号输出端和单向导通模块第一输入端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：驱动模块和单向导通模块；所述驱动模块包括多个时钟信号输出端；所述单向导通模块包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路的对应时钟信号输入端连接。2.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块还包括VGH电压输出端、VGL电压输出端；所述单向导通模块包括第二输入端、第三输入端、第二输出端和第三输出端；所述VGH电压输出端与所述第二输入端连接，所述VGL电压输出端与所述第三输入端连接，所述第二输出端和所述第三输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VGH电压输出端和所述VGL电压输出端流入所述驱动模块。3.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块还包括VDDo电压输出端、VDDe电压输出端；所述单向导通模块包括第四输入端、第五输入端、第四输出端和第五输出端；所述VDDo电压输出端和所述VDDe电压输出端输出的电位相反；所述VDDo电压输出端与所述第四输入端连接，所述VDDe电压输出端与所述第五输入端连接，所述第四输出端和所述第五输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VDDo电压输出端和所述VDDe电压输出端流入所述驱动模块。4.根据权利要求2所述的驱动电路，其特征在于，所述单向导通模块包括第二二极管、第三二极管、第四二极管、第五二极管及多个第一二极管；所述第一二极管的阳极为所述第一输入端，所述第一二极管的阴极为所述第一输出端；所述第二二极管的阳...

【专利技术属性】
技术研发人员：姚平平，沙金，冉博，曾凡建，孙昊，陈洋，陈杰，覃添，江攀宇，颜杰，骆滔，兀赛，杜杰，徐波，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：