基于RISC-V的三维互联众核处理器架构及其工作方法技术

本发明专利技术提供了一种基于RISC

【技术实现步骤摘要】
基于RISC
‑
V的三维互联众核处理器架构及其工作方法


[0001]本专利技术属于集成电路处理器层次结构设计
，尤其涉及一种基于 RISC
‑
V的三维互联众核处理器架构及其工作方法。

技术介绍

[0002]本部分的陈述仅仅是提供了与本专利技术相关的
技术介绍
信息，不必然构成在先技术。
[0003]多年来，随着芯片设计技术的提升和应用范围的广泛，RISC
‑
V展示出越来越多传统的ARM和x86架构所不具备的完全开源，架构简单等优势。专利技术人发现，如今RISC
‑
V被广泛应用在AIoT等对CPU无过多的性能要求的设计行业，但在一些传统高性能的处理器需求上，现有的RISC
‑
V仍然有着较大的劣势。

技术实现思路

[0004]本专利技术为了解决上述问题，提供了一种基于RISC
‑
V的三维互联众核处理器架构及其工作方法，所述方案通过设计多主核协同作用的主核控制层，即能够加强各个主核之间的联系，也能够通过多个主核高效同时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于RISC
‑
V的三维互联众核处理器架构，其特征在于，包括主控制层、微核阵列层及加速器层，其中，所述主控制层包括若干主核，所述主核为基于五级流水线RISC
‑
V指令集CPU内核，且所述主核之间以及主核与外部环境之间通过独立的总线进行交互；所述微核阵列层包括若干微单元组，所述微单元包括微核、数据存储单元、指令存储单元及链接控制器，其中，所述微核为执行所述主核部分功能的RISC
‑
V指令集CPU内核；所述加速器层，其用于满足特定需求的加速器实现空间利用运行速度的优化；其中，所述主控制层中的部分主和核与所述加速器层进行数据交互，另外的主核与微核阵列层进行交互，对于外部简单指令在所述主核中直接运算，对于复杂指令则转化为简单指令后由微核进行处理。2.如权利要求1所述的基于RISC
‑
V的三维互联众核处理器架构，其特征在于，所述主核控制层，其用于对外部进入的指令进行发射和派遣，对接收的简单指令在主核中进行处理；对于复杂指令，在主核中转化为微核能够识别的简单指令，依次发送到微核阵列层的微核进行处理。3.如权利要求1所述的基于RISC
‑
V的三维互联众核处理器架构，其特征在于，所述主核控制层包括六个主核，其中，两个主核与加速器层进行数据交互，另外四个主核和所述微核阵列层进行交互。4.如权利要求1所述的基于RISC
‑
V的三维互联众核处理器架构，其特征在于，所述微核控制层中指令以单向的传输方式和微核进行交互；数据以双向的传输方式和微核进行交互，其中，在反向交互中，与正向数据进行数据仲裁后进入微核。5.如...

【专利技术属性】
技术研发人员：王刚，牟进正，安阳，谢谋军，吴本阳，张泽盛，侯文勇，王永威，邱子轩，
申请(专利权)人：山东领能电子科技有限公司，
类型：发明
国别省市：