一种多路数字可调衰减器装置制造方法及图纸

本实用新型专利技术公开了一种多路数字可调衰减器装置，包括多路数字衰减电路以及控制数字衰减电路衰减值的FPGA，FPGA的输出端分别连接多路数字衰减电路的输入端，为数字衰减电路提供衰减值的数字控制信号。本实用新型专利技术利用FPGA以及数字衰减芯片构成多路数字可调衰减器，方便调试使用，使用命令即可控制实际衰减值，不需要再进行更换固定衰减器，不需要调整线路。相比于多路固定衰减器的调试，器件损耗大大降低，进而降低使用成本，大大提高测试效率。大大提高测试效率。大大提高测试效率。

【技术实现步骤摘要】
一种多路数字可调衰减器装置


[0001]本技术属于数字通信测试
，具体涉及一种多路数字可调衰减器装置。

技术介绍

[0002]衰减器是通信领域实现信号衰减的常用装置。目前常用的衰减器主要是固定衰减器。这种衰减器衰减增益固定，如3dB，20dB，30dB等。
[0003]在移动通信测试时，尤其是进行5G移动通信测试时，为了准确检测移动通信设备信号输出功率调整的准确性，需要每隔1dB调整一次衰减器，即，可能需要15dB，14dB，13dB，12dB等这种衰减值。
[0004]传输使用中需要使用1dB，2dB，3dB，5dB等这种固定值衰减器逐渐累加，以达到预设衰减的目的。而这种调整需要耗费大量的时间进行连接工作。并且，每次调整只能调整一路通道。对于多个设备多个通道的测试，则需要同时调整多路，耗费大量时间。

技术实现思路

[0005]本技术需要解决的技术问题是提供一种多路数字可调衰减器装置。可以实现1
‑
90dB范围内任意自然数值的数字可调衰减，并且可以同时提供多路通道用于测试，设备一次组装连接，后续衰减数值调整无需调整硬件设备，只需改变调控数值即可，使用方便，测试效率高，成本低。
[0006]为解决上述问题，本技术所采取的技术方案是：
[0007]一种多路数字可调衰减器装置，包括多路数字衰减电路以及控制数字衰减电路衰减值的FPGA，FPGA的输出端分别连接多路数字衰减电路的输入端，为数字衰减电路提供衰减值的数字控制信号。
[0008]进一步的，每路数字衰减电路包括多个数字衰减芯片、耦合电容以及射频座，其中输入射频座连接第一数字衰减芯片射频输入端，第一数字衰减芯片射频输出端经电容连接第而数字衰减芯片射频输入端，依此类推，第N数字衰减芯片射频输出端连接输出射频座。
[0009]优选的，每路数字衰减电路包括三个数字衰减芯片，每个数字衰减芯片的最大衰减值＞30dB。
[0010]进一步的，所述三个数字衰减芯片中至少有一个数字衰减芯片衰减步进增益为0.25dB。
[0011]优选的，所述三个数字衰减芯片的型号分别是两个HMC1122L，一个HMC1119。
[0012]进一步的，所述FPGA为支持以太网通讯的FPGA，所述FPGA与数字衰减芯片的三线串行接口连接。
[0013]优选的，所述FPGA为具有较多可用接口的EP3C5E1系列。
[0014]进一步的，还包括控制设备，所述FPGA与控制设备通过网线连接。
[0015]更进一步的，还包括交换机，所述控制设备通过交换机与FPGA连接。
[0016]优选的，所述控制设备为计算机或者具有网络接口的人机终端。
[0017]采用上述技术方案所产生的有益效果在于：
[0018]本技术利用FPGA以及数字衰减芯片构成多路数字可调衰减器，方便调试使用，使用命令即可控制实际衰减值，不需要再进行更换固定衰减器，不需要调整线路。相比于多路固定衰减器的调试，器件损耗大大降低，进而降低使用成本，大大提高测试效率。
附图说明
[0019]图1是本技术原理框图；
[0020]图2是本技术一路数字衰减电路框图；
[0021]图3是本技术一路数字衰减电路原理图；
[0022]图4是本技术的衰减控制方法流程图。
具体实施方式
[0023]为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术具体实施例及相应的附图对本技术技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0024]本技术是一种多路数字可调衰减器装置，本技术利用FPGA具有多输出引脚的特性构建多路数字可调衰减器，本技术采用EP3C5E1系列FPGA可以构建多达16或32路衰减测试通道。本技术采用HMC1119和HMC1122L两种数字衰减芯片，HMC1119是一款宽带、高精度、7位数字衰减器，工作频率范围为0.1GHz至6.0GHz，以0.25dB步长提供31.5dB的衰减控制范围。HMC1122是一款6位数字衰减器，工作频率范围为0.1GHz至6GHz，以0.5dB步长提供31.5dB的衰减控制范围。多个数字衰减芯片级联(串联)可以构成任意衰减值的衰减电路，本技术采用1个HMC1119和2个HMC1122L级联，构成90dB的数字衰减电路。通过使用两种不同衰减步进值的数字衰减芯片，可以获得步进值为0.25db的衰减值，使得衰减的控制精度更高。满足更多的应用场合，且节约成本。
[0025]如图1所示，本技术包括多路数字衰减电路以及控制数字衰减电路衰减值的FPGA，FPGA的输出端分别连接多路数字衰减电路的输入端，为数字衰减电路提供衰减值的数字控制信号。
[0026]作为本技术的优选实施方式，本技术所述的FPGA为支持以太网通讯的FPGA。并且本技术还包括控制设备，所述FPGA与控制设备通过网线连接。当然，如果实现一个控制设备，控制多个FPGA构成的数字可调衰减电路，还需要交换机，将所述控制设备通过交换机与FPGA连接，这样就可以实现一控多。进一步的优选实施方案，所述控制设备为计算机或者具有网络接口的人机终端。
[0027]如图2所示，本技术的每路数字衰减电路包括多个数字衰减芯片、耦合电容以及射频座，其中输入射频座连接第一数字衰减芯片射频输入端，第一数字衰减芯片射频输出端经电容连接第而数字衰减芯片射频输入端，依此类推，第N数字衰减芯片射频输出端连接输出射频座。
[0028]如图3所示，作为本技术的优选实施方式，每路数字衰减电路包括1个数字衰减芯片HMC1119,2个数字衰减芯片HMC1122L，3个数字衰减芯片之间通过耦合电容依次串联，构成90dB数字衰减电路，由于HMC1119衰减步长为0.25dB,因此每路数字衰减电路的调整精度均可达到0.25dB，所述HMC1119通过3线串行接口(18脚SERIN，17脚CLK，16脚LE)与FPGA连接，而不是采用GPIO(data0
‑
data6)口，所述HMC1122L通过3线串行接口(3脚SERIN，2脚CLK，4脚LE)与FPGA连接，而不是采用GPIO(data0
‑
data5)口，这样可以节省FPGA的大量引脚，可以多组建衰减电路通道。并且使用3线串行接口控制较为简单，电路结构也较为简单。
[0029]为了使一个FPGA能够组建更多的衰减电路通道，所述FPGA选择具有较多可用接口的EP3C5E1系列。
[0030]对于本技术，基于上述数字可调衰减器装置的衰减控制方法包括以下步骤：
[0031]S1、FPGA获取衰减控制信息；
[0032]S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多路数字可调衰减器装置，其特征在于：包括多路数字衰减电路以及控制数字衰减电路衰减值的FPGA，FPGA的输出端分别连接多路数字衰减电路的输入端，为数字衰减电路提供衰减值的数字控制信号。2.根据权利要求1所述的一种多路数字可调衰减器装置，其特征在于：每路数字衰减电路包括多个数字衰减芯片、耦合电容以及射频座，其中输入射频座连接第一数字衰减芯片射频输入端，第一数字衰减芯片射频输出端经电容连接第而数字衰减芯片射频输入端，依此类推，第N数字衰减芯片射频输出端连接输出射频座。3.根据权利要求2所述的一种多路数字可调衰减器装置，其特征在于：每路数字衰减电路包括三个数字衰减芯片，每个数字衰减芯片的最大衰减值＞30dB。4.根据权利要求3项所述的一种多路数字可调衰减器装置，其特征在于：所述三个数字衰减芯片中至少有一个数字衰减芯片衰减步进增益为0.25dB。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：丁哲壮，唐海波，马英兴，
申请(专利权)人：太仓市同维电子有限公司，
类型：新型
国别省市：