一种基于SPI总线的多协议多通道可复用扩展装置，其包括海思处理器、与海思处理器通过SPI总线连接的可编程逻辑器件、与可编程逻辑器件连接的外围器件，所述海思处理器通过单路SPI总线与可编程逻辑器件相连，所述可编程逻辑器件为FPGA，其内部包括通讯协议解析模块、连接在通讯协议解析模块上的若干个FIFO储存器、与FIFO储存器对应连接的时序接口模块。本实用新型专利技术使用可编程逻辑器件，所有协议解析全部由硬件电路完成，减少了ARM资源开销，相比ARM使用GPIO模拟相同功能而言，大大减少了延时，提高了准确性。提高了准确性。提高了准确性。
【技术实现步骤摘要】
一种基于SPI总线的多协议多通道可复用扩展装置
[0001]本技术涉及计算机
，具体为一种基于SPI总线的多协议多通道可复用扩展装置。
技术介绍
[0002]在实际应用中，I2C总线和SPI总线是电路单板上常用的控制总线，RS232和RS485是常用的板间通讯接口。特别是视频采集播放等相关单板设计中，含有大量的外围音视频收发芯片，例如多路SDI以及多路HDMI的收发等等。在此类产品中，会存在多种不同类型不同数量的接口芯片，有些需要使用SPI进行管理，有些需要使用I2C进行管理，这对处理器接口数量提出了挑战。海思处理器中，只有一路 I2C总线与一路SPI总线，因而海思处理器管理接口芯片的能力十分有限，比如同时存在4路HDMI输入接口，4路SDI接口，那么I2C 地址会冲突，同时SPI接口片选信号不足，无法管理。而且此类单板往往用来作为中控平台，需要多路RS232以及RS485接口，因此处理器的接口很难满足使用需求。
[0003]由此可见，提供一种基于SPI总线的多协议多通道可复用扩展装置是本领域亟需解决的问题。
技术实现思路
[0004]为解决上述问题，本技术提供了一种基于SPI总线的多协议多通道可复用扩展装置，其包括海思处理器、与海思处理器通过SPI 总线连接的可编程逻辑器件、与可编程逻辑器件连接的外围器件，所述海思处理器通过单路SPI总线与可编程逻辑器件相连，所述可编程逻辑器件为FPGA，其内部包括通讯协议解析模块、连接在通讯协议解析模块上的若干个FIFO储存器、与FIFO储存器对应连接的时序接口模块。
[0005]进一步的，所述外围器件包括SDI接收器、SDI收发器、连接器、 RS232接口、RS485接口、KVM、HDMI接口、EEPROM、MCU中的一种或多种。
[0006]进一步的，所述时序接口模块包括SPI接口时序模块、UART时序接口模块、12C接口时序模块。
[0007]进一步的，所述海思处理器通过SPI总线与通讯协议解析模块连接。
[0008]进一步的，所述时序接口模块通过不同的接口时序与不同的外围器件分类连接。
[0009]本技术相较于现有技术具有以下有益效果：
[0010]1.极大扩展了ARM芯片的现有接口功能，根据设计需求，使SPI 接口扩展并复用成多路SPI接口，串口，以及I2C接口，且接口速度可调整。
[0011]2.使用了可编程逻辑器件丰富的IO和逻辑资源，简化layout复杂度，且接口可根据需要灵活配置。同时对于ARM来说，现在可以灵活驱动I2C地址一样的器件，而不会造成器件冲突。
[0012]3.使用可编程逻辑器件，所有协议解析全部由硬件电路完成，减少了ARM资源开销，相比ARM使用GPIO模拟相同功能而言，大大减少了延时，提高了准确性。
【附图说明】
[0013]图1是本技术基于SPI总线的多协议多通道可复用扩展装置的结构示意图。
[0014]图2是本技术中FPGA的内部连接示意图。
【具体实施方式】
[0015]本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，只是用来解释和说明本技术，而不是用来限定本技术的保护范围。
[0016]参见图1，给出了本技术基于SPI总线的多协议多通道可复用扩展装置的结构示意图，其包括海思处理器、与海思处理器通过 SPI总线连接的可编程逻辑器件、与可编程逻辑器件连接的外围器件，所述海思处理器通过单路SPI总线与可编程逻辑器件相连，包含SCLK、 MOSI、MISO、CS等四个信号；所述可编程逻辑器件为FPGA或CPLD，所述外围器件包括SDI接收器、SDI收发器、连接器、RS232接口、 RS485接口、KVM、HDMI接口、EEPROM、MCU中的一种或多种。
[0017]参见图2，所述可编程逻辑器件为FPGA，其内部包括通讯协议解析模块、连接在通讯协议解析模块上的若干个FIFO储存器、与FIFO 储存器对应连接的时序接口模块，所述时序接口模块包括SPI接口时序模块、UART时序接口模块、12C接口时序模块；所述海思处理器通过SPI总线与通讯协议解析模块连接，所述时序接口模块通过不同的接口时序与不同的外围器件分类连接。
[0018]本技术的工作原理如下：
[0019]数据通过SPI总线接入FPGA后，通过自定义的通讯协议解析模块将数据分类并写入相对应的FIFO储存器中，相应时序接口模块主动提取相应FIFO存储器中的有效数据，并对其进行时序编码，产生相应的(I2C,SPI,UART)接口时序，用于管理板载音视频接口芯片，同时对RS232和RS485进行收发控制。
[0020]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于SPI总线的多协议多通道可复用扩展装置，其特征在于，所述基于SPI总线的多协议多通道可复用扩展装置包括海思处理器、与海思处理器通过SPI总线连接的可编程逻辑器件、与可编程逻辑器件连接的外围器件，所述海思处理器通过单路SPI总线与可编程逻辑器件相连，所述可编程逻辑器件为FPGA，其内部包括通讯协议解析模块、连接在通讯协议解析模块上的若干个FIFO储存器、与FIFO储存器对应连接的时序接口模块。2.根据权利要求1所述的一种基于SPI总线的多协议多通道可复用扩展装置，其特征在于，所述外围器件包括SDI接收器、SDI收发器、连接器、RS...
【专利技术属性】
技术研发人员：郑辉，
申请(专利权)人：南京艾伯瑞电子科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。