半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供初始衬底；形成衬底和位于所述衬底上的且沿第一方向排布的若干有源区，所述第一方向平行于衬底表面，各所述有源区包括第一区以及分别位于所述第一区两侧的第二区，所述第一区和第二区沿第一方向排布，且所述第二区的顶部表面低于所述第一区的顶部表面；在所述若干有源区表面形成若干浮栅；在相邻有源区之间形成隔离层，所述隔离层还位于部分所述浮栅侧壁。增加了所形成的器件的沟道宽度，有利于提高器件阈值电压稳定性，改善器件的短沟道效应、漏致势垒降低效应的影响，从而提高器件性能。能。能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]闪存(Flash Memory)是一种非易失性存储器，在没有电流供应的条件下也能够长久地保持数据，即断电数据也不会丢失。闪存主要分为NOR和NAND两种类型，通常称为NOR Flash和NAND Flash。其中，NOR Flash，也称为编码型快闪记忆体。因为具备可直接执行代码、可靠性强、读取速度快等特性，从而成为闪存技术中主流的非易失性存储器。
[0003]目前NOR Flash主流结构是ETOX(Erasable Programmable Read Only Memory with Tunnel Oxide，可擦除可编程只读寄存器隧道氧化层)结构。为了达到更快的运算速度、更大的数据存储量以及更多的功能，Flash芯片也朝着更高的器件密度、更高的集成度方向发展。器件结构尺寸的持续缩小为工艺带来了新的挑战，如：有源区尺寸减小产生的阈值电压波动；栅极宽度缩小带来的短沟道效应、漏致势垒降低效应、沟道穿通效应等问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上且沿第一方向排布的若干有源区和若干隔离层，所述第一方向平行于衬底表面，所述隔离层位于相邻所述有源区之间，各所述有源区包括第一区以及分别位于所述第一区两侧的第二区，所述第一区和所述第二区沿第一方向排布，且所述第二区的顶部表面低于所述第一区的顶部表面；位于若干所述有源区表面的若干浮栅，且所述若干浮栅还位于所述隔离层之间。2.如权利要求1所述的半导体结构，其特征在于，每个所述有源区上的浮栅沿第二方向排布，所述第二方向平行于衬底表面，且所述第二方向与所述第一方向相互垂直。3.如权利要求2所述的半导体结构，其特征在于，还包括：位于所述浮栅表面和所述隔离层表面的控制栅，所述控制栅平行于所述第一方向，且沿所述第二方向排布。4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底上的绝缘层，所述若干有源区位于所述绝缘层上。5.一种半导体结构的形成方法，其特征在于，包括：提供初始衬底；形成衬底和位于所述衬底上的且沿第一方向排布的若干有源区，所述第一方向平行于衬底表面，各所述有源区包括第一区以及分别位于所述第一区两侧的第二区，所述第一区和第二区沿第一方向排布，且所述第二区的顶部表面低于所述第一区的顶部表面；在所述若干有源区表面形成若干浮栅；在相邻有源区之间形成隔离层，所述隔离层还位于部分所述浮栅侧壁。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述若干有源区的形成方法包括：在所述初始衬底表面形成牺牲材料层；刻蚀所述牺牲材料层和所述初始衬底，在所述牺牲材料层和所述初始衬底内形成第一开口，并以所述牺牲材料层形成牺牲层；形成所述第一开口后，在所述第一开口侧壁形成侧墙；以所述侧墙为掩膜刻蚀所述第一开口底部的所述初始衬底，形成所述衬底和所述若干有源区，以及相邻所述第二区之间的第二开口。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述牺牲材料层包括第一介质材料层和位于所述第一介质材料层表面的第二介质材料层；所述第一介质材料层的材料包括氧化硅，所述第二介质材料层的材料包括氮化硅。8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙的形成方法包括：在所述牺牲层表面、所述第一开口侧壁和底部表面形成侧墙材料层；回刻所述侧墙材料层直到暴露出所述牺牲层表面。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成所述侧...

【专利技术属性】
技术研发人员：刘勃彤，何应春，顾林，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：