本发明专利技术涉及数据存储技术领域，提供一种RAID的迭代纠错方法、装置、存储介质及SSD设备，该方法包括：根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，根据外信息对输入缓存中所述目标错帧的输入信息进行更新，输入缓存用于缓存各个LDPC帧的解码输入信息；对输入缓存中更新后的输入信息进行LDPC解码，根据本次迭代纠错的解码结果更新错帧集合，若更新后的错帧集合中错帧数非1，则从更新后的错帧集合中选取下一目标错帧，重复上述纠错步骤，直到错帧集合中错帧数为1，若更新后的错帧集合中错帧数为1，则采用常规RAID纠错方式对唯一的错帧纠错。本发明专利技术能够大大提高存储系统纠错能力。大提高存储系统纠错能力。大提高存储系统纠错能力。
【技术实现步骤摘要】
RAID的迭代纠错方法、装置、存储介质及SSD设备
[0001]本专利技术涉及编解码
，尤其涉及一种RAID的迭代纠错方法、装置、存储介质及SSD设备。
技术介绍
[0002]RAID（Redundant Arrays of Independent Disks，磁盘阵列）技术是存储系统中常用的一种纠错技术（例如，RAID5）。若SSD（Solid State Drive，固态硬盘）的主控芯片中采取了RAID架构，则进行编码时，通常从N(N≥1)个颗粒Die上各取一个经过信道编码的数据帧，例如LDPC（Low Density Parity Check Code，低密度奇偶校验码）编码，然后将这些编码帧进行XOR（异或）运算得到校验帧，这种编码方式称为单比特奇偶校验码。当RAID阵列中只有1帧数据译码失败时，其可以通过将其余正确帧的译码结果进行简单的XOR运算来恢复。但是，当RAID阵列内超过1帧译码失败，以上算法就无法恢复数据。
[0003]如何提供一种改进的技术来解决现有技术中所存在的这一问题，以提高存储系统整体纠错能力具有重要意义。
技术实现思路
[0004]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的RAID的迭代纠错方法、装置、存储介质及SSD设备。
[0005]本专利技术的一个方面，提供了一种RAID的迭代纠错方法，所述方法包括：步骤S11、根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，所述外信息用于对所述目标错帧的输入信息进行纠错；步骤S12、根据所述外信息对输入缓存中所述目标错帧的输入信息进行更新，所述输入缓存用于缓存各个LDPC帧的解码输入信息；步骤S13、对输入缓存中更新后的输入信息进行LDPC解码，完成一次迭代纠错。
[0006]进一步地，在步骤S13之后，所述方法包括：步骤S14、根据本次迭代纠错的解码结果更新错帧集合；步骤S15、判断更新后的错帧集合中错帧数是否为1；若更新后的错帧集合中错帧数不为1，则重复执行步骤S11~S13，对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1，否则采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。
[0007]进一步地，在步骤S11之前，所述方法还包括：步骤S10、判断错帧集合中错帧数是否大于1；若当前错帧集合中错帧数大于1，则执行步骤S11，否则，判断错帧集合中错帧数是否等于1；若当前错帧集合中错帧数为1，则采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。
[0008]进一步地，在步骤S15之后，所述方法还包括：若更新后的错帧集合中错帧数不为1，判断错帧集合中的错帧是否均完成一次迭代纠错；若是，则返回步骤S10，进入下一迭代纠错，直到达到预设的迭代次数阈值或所有错帧都被恢复；否则，重复执行步骤S11~S13，对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1。
[0009]进一步地，所述步骤S11中的根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，包括：计算除了目标错帧n以外的其他各LDPC帧的第j个比特位的解码输出信息的符号位的乘积，得到目标错帧n的外信息符号位；对除了目标错帧n以外的各个错帧的第j个比特位的解码输出信息或解码输入信息的模值进行排序，获取排序结果中的最小值，得到目标错帧n的外信息模值；根据目标错帧n的外信息符号位和外信息模值确定目标错帧n的第j个比特位的外信息。
[0010]进一步地，所述步骤S12中的根据所述外信息对输入缓存中所述目标错帧的输入信息进行更新，包括：将输入缓存中所述目标错帧的输入信息与按照预设的外信息的权重参数加权后的外信息相加得到目标错帧的更新后的输入信息；将所述目标错帧的更新后的输入信息写入输入缓存。
[0011]本专利技术的第二方面，提供了一种RAID的迭代纠错装置，所述装置包括：计算模块，用于根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，所述外信息用于对所述目标错帧的输入信息进行纠错；控制模块，用于根据所述外信息对输入缓存中所述目标错帧的输入信息进行更新，所述输入缓存用于缓存各个LDPC帧的解码输入信息；LDPC解码模块，用于对输入缓存中更新后的输入信息进行LDPC解码，完成一次迭代纠错。
[0012]进一步地，所述控制模块，还用于在对输入缓存中更新后的输入信息进行LDPC解码之后，根据本次迭代纠错的解码结果更新错帧集合；判断更新后的错帧集合中错帧数是否为1；若更新后的错帧集合中错帧数不为1，则对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1；所述装置还包括：RAID解码模块，用于当更新后的错帧集合中错帧数为1时，采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。
[0013]进一步地，所述控制模块，还用于在计算模块根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息之前，判断错帧集合中错帧数是否大于1；若当前错帧集合中错帧数大于1，则计算模块执行根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息的操作，否则，判断错帧集合中错帧数是否等于1；所述RAID解码模块，还用于当当前错帧集合中错帧数为1时，采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。
[0014]进一步地，所述控制模块，还用于若更新后的错帧集合中错帧数不为1，判断错帧集合中的错帧是否均完成一次迭代纠错；若是，则判断错帧集合中错帧数是否为1，进入下一迭代纠错，直到达到预设的迭代次数阈值或所有错帧都被恢复；否则，对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1。
[0015]本专利技术的另一个方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上RAID的迭代纠错方法的步骤。
[0016]本专利技术的又一个方面，还提供了一种SSD设备，该SSD设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上RAID的迭代纠错方法的步骤。
[0017]本专利技术实施例提供的RAID的迭代纠错方法、装置、存储介质及SSD设备，当RAID阵列中LDPC译码失败的帧数量较多时，通过利用那些通过译码的帧的编码输出结果，计算本次LDPC解码对应的错帧集合中目标错帧的外信息，基于外信息对所述目标错帧的输入信息进行纠错，以纠错后的各个错帧的输入信息作为LDPC解码器输入并重新译码，进而大大提高存储系统整体纠错能力。
[0018]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0019]通过阅读下文优选实施方式的详细描本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种RAID的迭代纠错方法，其特征在于，所述方法包括：步骤S11、根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，所述外信息用于对所述目标错帧的输入信息进行纠错；步骤S12、根据所述外信息对输入缓存中所述目标错帧的输入信息进行更新，所述输入缓存用于缓存各个LDPC帧的解码输入信息；步骤S13、对输入缓存中更新后的输入信息进行LDPC解码，完成一次迭代纠错。2.根据权利要求1所述的方法，其特征在于，在步骤S13之后，所述方法包括：步骤S14、根据本次迭代纠错的解码结果更新错帧集合；步骤S15、判断更新后的错帧集合中错帧数是否为1；若更新后的错帧集合中错帧数不为1，则重复执行步骤S11~S13，对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1，否则，采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。3.根据权利要求2所述的方法，其特征在于，在步骤S11之前，所述方法还包括：步骤S10、判断错帧集合中错帧数是否大于1；若当前错帧集合中错帧数大于1，则执行步骤S11，否则，判断错帧集合中错帧数是否等于1；若当前错帧集合中错帧数为1，则采用常规RAID纠错方式对错帧集合中唯一的错帧纠错。4.根据权利要求2所述的方法，其特征在于，在步骤S15之后，所述方法还包括：若更新后的错帧集合中错帧数不为1，判断错帧集合中的错帧是否均完成一次迭代纠错；若是，则返回步骤S10，进入下一迭代纠错，直到达到预设的迭代次数阈值或所有错帧都被恢复；否则，重复执行步骤S11~S13，对更新后的错帧集合中的下一目标错帧进行纠错，直到更新后的错帧集合中错帧数为1。5.根据权利要求1
‑
4任一项所述的方法，其特征在于，所述步骤S11中的根据LDPC解码输出信息计算本次LDPC解码对应的错帧集合中目标错帧的外信息，包括：计算除了目标错帧n以外的其他各LDPC帧的第j个比特位的解码输出信息的符号位的乘积，得到目标错帧n的外信息符号位；对除了目标错帧n以外的各个错帧的第j个比特位的解码输出信息或解码输入信息的模值进行排序，获取排序结果中的最小值，得到目标错帧n的外信息模值；根据目标错帧n的外信息符号位和外信息模值确定目标错帧n的第j个比特位的外信息。6.根据权利要求5所述的方法，其特征在于，所述步骤S12中的根据所述外信息对输入缓存中所述目标错帧的输入信息进行更新，包括：将输入缓存中所述目标错帧的输入信息与按照预设的外信息的权重参数加权后的外信息...
【专利技术属性】
技术研发人员：刘晓健，秦东润，黄孝勇，王嵩，
申请(专利权)人：北京得瑞领新科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。