密码芯片安全性检测方法技术

本发明专利技术公开了一种密码芯片安全性检测方法，包括：根据多组明文和多组密钥对目标密码芯片的寄存器传输级实现代码进行仿真，生成寄存器传输级侧信道信息；统计侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果；根据所述寄存器传输级相关性结果判断是否对所述寄存器传输级实现代码进行修改迭代。本发明专利技术解决了如何提高密码芯片侧信道防护能力的评估效率的技术问题。码芯片侧信道防护能力的评估效率的技术问题。码芯片侧信道防护能力的评估效率的技术问题。

【技术实现步骤摘要】
密码芯片安全性检测方法


[0001]本专利技术涉及信息安全
更具体地说，本专利技术涉及一种密码芯片安全性检测方法。

技术介绍

[0002]在密码芯片的设计过程中，密码算法的侧信道防护能力是考量密码芯片安全性的重要因素之一。以往的密码芯片设计，均是在密码芯片研制并生产出来以后，才对其密码算法的侧信道防护能力进行实际的评估，如此，若密码芯片的安全性达不到要求，则必定会面临调整设计的情况，也即重新设计和制作密码芯片。这种情况不仅使得安全性的评估效率低下，而且严重制约了密码算法的迭代速度和密码芯片的研制速度，极大地增加了密码芯片的设计成本。

技术实现思路

[0003]本专利技术的一个目的是至少解决上述问题，并提供相应的有益效果。
[0004]本专利技术的另一个目的是，提供一种密码芯片安全性检测方法，解决了如何提高密码芯片侧信道防护能力的评估效率的技术问题。本专利技术主要通过如下技术方案实现：
[0005]本专利技术提供了一种密码芯片安全性检测方法，包括：
[0006]根据多组明文和多组密钥对目标密码芯片的寄存器传输级实现代码进行仿真，生成寄存器传输级侧信道信息；
[0007]统计侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果；
[0008]根据所述寄存器传输级相关性结果判断是否对所述寄存器传输级实现代码进行修改迭代。
[0009]本专利技术提供的密码芯片安全性检测方法通过对目标密码芯片的寄存器传输级实现代码进行仿真生成寄存器传输级侧信道信息，使得设计者可以统计侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，并根据寄存器传输级相关性结果确定寄存器传输级实现代码的安全性，也即是否需要进行修改迭代。与现有技术相比，本专利技术可以在目标密码芯片的设计过程中(即寄存器传输级实现代码设计阶段)对目标密码芯片进行迭代，无须等到目标密码芯片设计完成才启动迭代更新，因此，本专利技术可以极大地提高侧信道防护能力的评估效率。
[0010]在一些技术方案中，所述统计侧信道变量值集合和寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果的步骤包括：
[0011]根据所述多组明文和多组密钥生成所述侧信道变量值集合；
[0012]计算所述侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果。
[0013]在一些技术方案中，所述根据所述寄存器传输级相关性结果判断是否对所述寄存
器传输级实现代码进行修改迭代的步骤包括：
[0014]获取所述寄存器传输级相关性结果的寄存器传输级最大值；
[0015]判断所述寄存器传输级最大值是否超过寄存器传输级预定数值，若超过，则对所述寄存器传输级实现代码进行修改迭代。
[0016]在一些技术方案中，所述密码芯片安全性检测方法还包括：
[0017]根据多组明文和多组密钥采集目标密码芯片使用FPGA((Field Programmable Gate Array,场可编程逻辑门阵列))实现代码生成的FPGA级侧信道信息；
[0018]统计所述侧信道变量值集合和所述FPGA级侧信道信息的相关性，生成FPGA级相关性结果；
[0019]根据所述FPGA级相关性结果判断是否对FPGA实现代码和/或寄存器传输级实现代码进行修改迭代。
[0020]在一些技术方案中，所述统计所述侧信道变量值集合和所述FPGA级侧信道信息的相关性，生成FPGA级相关性结果的步骤包括：
[0021]根据所述多组明文和多组密钥生成所述侧信道变量值集合；
[0022]计算所述侧信道变量值集合和所述FPGA级侧信道信息的相关性，生成FPGA级相关性结果。
[0023]在一些技术方案中，所述根据所述FPGA级相关性结果判断是否对FPGA实现代码和/或寄存器传输级实现代码进行修改迭代的步骤包括：
[0024]获取所述FPGA级相关性结果的FPGA级最大值；
[0025]判断所述FPGA级最大值是否超过FPGA级预定数值，若超过，则对所述FPGA实现代码和/或寄存器传输级实现代码进行修改迭代。
[0026]在一些技术方案中，所述密码芯片安全性检测方法还包括：
[0027]根据多组明文和多组密钥采集目标密码芯片实现代码生成的芯片级侧信道信息；
[0028]统计侧信道变量值集合和所述芯片级侧信道信息的相关性，生成芯片级相关性结果；
[0029]根据所述芯片级相关性结果判断是否对芯片实现代码、FPGA实现代码和寄存器传输级实现代码中至少一种代码进行修改迭代。
[0030]在一些技术方案中，所述统计侧信道变量值集合和所述芯片级侧信道信息的相关性，生成芯片级相关性结果的步骤包括：
[0031]根据所述多组明文和多组密钥生成所述侧信道变量值集合；
[0032]计算所述侧信道变量值集合和所述芯片级侧信道信息的相关性，生成芯片级相关性结果。
[0033]在一些技术方案中，所述根据所述芯片级相关性结果判断是否对芯片实现代码、FPGA实现代码和寄存器传输级实现代码中至少一种代码进行修改迭代的步骤包括：
[0034]获取所述芯片级相关性结果的芯片级最大值；
[0035]判断所述芯片级最大值是否超过芯片级预定数值，若超过，则对所述芯片实现代码、FPGA实现代码和寄存器传输级实现代码中至少一种代码进行修改迭代。
[0036]在一些技术方案中，所述计算所述侧信道变量值集合和所述寄存器传输级侧信道信息的相关性、所述计算所述侧信道变量值集合和所述FPGA级侧信道信息的相关性以及所
述计算所述侧信道变量值集合和所述芯片级侧信道信息的相关性的计算公式为
[0037]在一些技术方案中，所述密码芯片安全性检测方法包括：
[0038]根据多组明文和多组密钥对目标密码芯片的算法级实现代码进行仿真，生成算法级侧信道信息；
[0039]统计侧信道变量值集合和所述算法级侧信道信息的相关性，生成算法级相关性结果；
[0040]根据所述算法级相关性结果判断是否对所述算法级实现代码进行修改迭代。
[0041]在一些技术方案中，所述密码芯片安全性检测方法包括：
[0042]根据多组明文和多组密钥对目标密码芯片的电路级实现代码进行仿真，生成电路级侧信道信息；
[0043]统计侧信道变量值集合和所述电路级侧信道信息的相关性，生成电路级相关性结果；
[0044]根据所述电路级相关性结果判断是否对所述电路级实现代码进行修改迭代。
[0045]本专利技术的实施例的技术效果至少包括：
[0046]本专利技术提供的密码芯片安全性检测方法通过对目标密码芯片的寄存器传输级实现代码进行仿真生成寄存器传输级侧信道信息，使得设计者可以统计侧信道变量值集合和寄存器传输级侧信道信息的相关性，并根据寄存器传输级相关性结果确定寄存器传输级实现代码的安全性，也即是否需要进行修改迭代。与现有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.密码芯片安全性检测方法，其特征在于，包括：根据多组明文和多组密钥对目标密码芯片的寄存器传输级实现代码进行仿真，生成寄存器传输级侧信道信息；统计侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果；根据所述寄存器传输级相关性结果判断是否对所述寄存器传输级实现代码进行修改迭代。2.根据权利要求1所述的密码芯片安全性检测方法，其特征在于，所述统计侧信道变量值集合和寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果的步骤包括：根据所述多组明文和多组密钥生成所述侧信道变量值集合；计算所述侧信道变量值集合和所述寄存器传输级侧信道信息的相关性，生成寄存器传输级相关性结果。3.根据权利要求2所述的密码芯片安全性检测方法，其特征在于，所述计算所述侧信道变量值集合和所述寄存器传输级侧信道信息的相关性的计算公式为4.根据权利要求1所述的密码芯片安全性检测方法，其特征在于，所述根据所述寄存器传输级相关性结果判断是否对所述寄存器传输级实现代码进行修改迭代的步骤包括：获取所述寄存器传输级相关性结果的寄存器传输级最大值；判断所述寄存器传输级最大值是否超过寄存器传输级预定数值，若超过，则对所述寄存器传输级实现代码进行修改迭代。5.根据权利要求1所述的密码芯片安全性检测方法，其特征在于，还包括：根据多组明文和多组密钥采集目标密码芯片使用FPGA实现代码生成的FPGA级侧信道信息；统计所述侧信道变量值集合和所述FPGA级侧信道信息的相关性，生成FPGA级相关性结果；根据所述FPGA级相关性结果判断是否对FPGA实现代码和/或寄存器传输级实现代码进行修改迭代。6.根据权利要求5所述的密码芯片安全性检测方法，其特征在于，所述统计所述侧信道变量值集合和所述FPGA级侧信道信息的相关性，生成F...

【专利技术属性】
技术研发人员：柳建勇，陈燕，陈魁，葛炜，
申请(专利权)人：深圳模微半导体有限公司，
类型：发明
国别省市：