GOA单元、GOA电路及其驱动方法、阵列基板技术

本发明专利技术公开一种GOA单元、GOA电路及其驱动方法、阵列基板、显示装置，涉及显示技术领域，用于减小GOA电路的布线空间。该GOA单元包括栅扫描子电路和复位模块；该复位模块包括第一复位薄膜晶体管和一条复位信号线；第一复位薄膜晶体管的栅极与复位信号线相连，第一复位薄膜晶体管的漏极与栅扫描子电路的输出端相连，第一复位薄膜晶体管的源极与负极性电压端相连；复位信号线将复位信号输出至第一复位薄膜晶体管时，第一复位薄膜晶体管导通，将栅扫描子电路的输出端的电压拉低至负极性电压端的电压，对栅扫描子电路的输出端的电压进行复位。本发明专利技术提供的GOA单元、GOA电路及其驱动方法、阵列基板、显示装置用于窄边框的显示装置。显示装置用于窄边框的显示装置。显示装置用于窄边框的显示装置。

【技术实现步骤摘要】
GOA单元、GOA电路及其驱动方法、阵列基板
[0001]本申请是分案申请，原申请于2018年07月25日提交，申请号为201810829964.5，原申请的全部内容通过引用结合在本申请中。


[0002]本专利技术涉及显示
，尤其涉及一种GOA单元、GOA电路及其驱动方法、阵列基板、显示装置。

技术介绍

[0003]随着显示技术的发展，高分辨率、窄边框的显示面板已成为显示领域的主流发展趋势之一，为此出现了阵列基板栅极驱动(Gate Driver on Array，简称GOA)电路。GOA电路是指将显示面板的栅极驱动电路直接集成在阵列基板的非显示区后形成的电路，其能代替阵列基板外接的驱动芯片，具有成本低、工序少、产能高等优点。
[0004]目前，对于采用了GOA电路的显示面板，其GOA电路中每级GOA单元的复位，往往需要该级GOA单元之后某一级或某几级GOA单元的输出信号作为复位信号才能完成；这样也就导致GOA电路中最后几级GOA单元的复位，往往需要在其之后增加额外的复位电路方可实现。然而，该复位电路的结构一般比较复杂，需要占据GOA电路的一部分布线空间；而且，该复位电路的复杂程度也会随着GOA电路中时钟信号数目的增多而进一步增加，也就是进一步增加该复位电路对GOA电路布线空间的占用，从而导致GOA电路所需的布线空间较大，不利于实现显示面板的窄边框化。

技术实现思路

[0005]本专利技术实施例的目的在于提供一种GOA单元、GOA电路及其驱动方法、阵列基板、显示装置，用于减小GOA电路的布线空间，有利于实现显示装置的窄边框化。
[0006]为了实现上述目的，本专利技术实施例提供了两类GOA单元，以及由这两类GOA单元构成的GOA电路，其技术方案如下：
[0007]第一类GOA单元，该GOA单元包括栅扫描子电路和复位模块；栅扫描电路用于输出栅扫描信号；复位模块包括第一复位薄膜晶体管以及一条复位信号线；第一复位薄膜晶体管的栅极与复位信号线相连，第一复位薄膜晶体管的漏极与栅扫描子电路的输出端相连，第一复位薄膜晶体管的源极与负极性电压端相连；复位信号线将复位信号输出至第一复位薄膜晶体管时，第一复位薄膜晶体管导通，将栅扫描子电路的输出端的电压拉低至负极性电压端的电压，对栅扫描子电路的输出端的电压进行复位。
[0008]第二类GOA单元，该GOA单元包括栅扫描子电路和复位模块；栅扫描电路用于输出栅扫描信号；复位模块包括第一复位薄膜晶体管、第二复位薄膜晶体管以及一条复位信号线；其中，第一复位薄膜晶体管的栅极和第二复位薄膜晶体管的栅极分别与复位信号线相连；第一复位薄膜晶体管的漏极与栅扫描子电路的输出端相连；第二复位薄膜晶体管的漏极与栅扫描子电路的上拉节点相连；第一复位薄膜晶体管的源极和第二复位薄膜晶体管的
源极分别与负极性电压端相连；复位信号线将复位信号输出至第一复位薄膜晶体管和第二复位薄膜晶体管时，第一复位薄膜晶体管和第二复位薄膜晶体管导通；第一复位薄膜晶体管将栅扫描子电路的输出端的电压拉低至负极性电压端的电压，对栅扫描子电路的输出端的电压进行复位；第二复位薄膜晶体管将栅扫描子电路的上拉节点的电压拉低至负极性电压端的电压，对栅扫描子电路的上拉节点的电压进行复位。
[0009]基于上述两类GOA单元的技术方案，本专利技术实施例还提供了一种GOA电路，包括上述技术方案所提供的第一类GOA单元和第二类GOA单元。
[0010]本专利技术实施例提供的两类GOA单元，通过在栅扫描子电路中增设一条复位信号线以及一个或两个复位薄膜晶体管，即可由该复位信号线和对应的复位薄膜晶体管构成复位模块，以利用该复位模块对相应的栅扫描子电路进行自复位，从而能够避免在由多个GOA单元级联构成的GOA电路中设置额外的复位电路。由此，与需要额外设置复位电路的GOA电路相比，本专利技术实施例提供的GOA单元在级联构成GOA电路后，其GOA电路的结构比较简单，能够有效减小GOA电路在显示装置中占用的布线空间，有利于实现显示装置的窄边框化。
[0011]基于上述GOA电路的技术方案，本专利技术实施例还提供了一种GOA电路的驱动方法，包括：在GOA电路中最后一级GOA单元的栅扫描子电路的输出端完成信号输出之后，通过复位信号线向各GOA单元输出复位信号；利用该复位信号以及各GOA单元的复位模块，将各GOA单元的栅扫描子电路的输出端电压，以及各GOA单元的栅扫描子电路的上拉节点电压拉低至负极性电压端的电压，对各GOA单元的栅扫描子电路的输出端电压以及各GOA单元的栅扫描子电路的上拉节点电压进行复位。本专利技术实施例提供的GOA电路的驱动方法所能实现的有益效果，与上述技术方案提供的GOA单元所能达到的有益效果相同，此处不再赘述。
[0012]基于上述GOA电路的技术方案，本专利技术实施例还提供了一种阵列基板，所述阵列基板包括显示区和非显示区，所述非显示区设有上述技术方案所提供的GOA电路。
[0013]基于上述阵列基板的技术方案，本专利技术实施例还提供了一种显示装置，所述显示装置包括上述技术方案所提供的阵列基板。
[0014]本专利技术实施例提供的阵列基板及其显示装置所能实现的有益效果，与上述技术方案提供的GOA电路所能达到的有益效果相同，此处不再赘述。
附图说明
[0015]此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本专利技术实施例的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0016]图1为相关技术中一种GOA电路的GOA单元的结构示意图；
[0017]图2为图1所示GOA电路中前6级GOA单元的级联示意图；
[0018]图3为图2所示前6级GOA单元的时序图；
[0019]图4为图1所示GOA电路中最后6级GOA单元的级联示意图；
[0020]图5为图4所示最后6级GOA单元的时序图；
[0021]图6为图1所示GOA电路中复位电路的结构示意图；
[0022]图7为本专利技术实施例提供的一类GOA单元的结构示意图；
[0023]图8为本专利技术实施例提供的另一类GOA单元的结构示意图；
[0024]图9为本专利技术实施例提供的GOA电路中前6级GOA单元的级联示意图；
[0025]图10为图9所示前6级GOA单元的时序图；
[0026]图11为本专利技术实施例提供的GOA电路中最后6级GOA单元的级联示意图；
[0027]图12为图11所示最后6级GOA单元的时序图。
[0028]附图标记：
[0029]10
‑
输入模块，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
‑
上拉控制模块，
[0030]30
‑
下拉模块，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
40
‑
放电模块，
[0031]50
‑
复位模块。
具体实施方式
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GOA单元，其特征在于，包括：栅扫描子电路，用于输出栅扫描信号；所述栅扫描子电路包括放电模块，所述放电模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与上拉重置端相连，所述第九薄膜晶体管的源极与上拉节点相连，所述第九薄膜晶体管的漏极与负极性电压端相连；以及复位模块，所述复位模块包括第二复位薄膜晶体管以及一条复位信号线；所述第二复位薄膜晶体管的栅极分别与所述复位信号线相连；所述第二复位薄膜晶体管的漏极与所述栅扫描子电路的所述上拉节点相连；所述第二复位薄膜晶体管的源极与所述负极性电压端相连。2.根据权利要求1所述的GOA单元，其特征在于，所述栅扫描子电路还包括输入模块、上拉控制模块；其中，所述输入模块包括第一薄膜晶体管，所述第一薄膜晶体管的漏极与所述上拉节点相连；所述上拉控制模块包括第二薄膜晶体管和电容；所述第二薄膜晶体管的栅极与所述上拉节点相连，所述第二薄膜晶体管的源极与时钟信号端相连，所述第二薄膜晶体管的漏极与所述栅扫描子电路的输出端相连；所述电容的第一极板与所述上拉节点相连，所述电容的第二极板与所述输出端相连。3.根据权利要求2所述的GOA单元，其特征在于，所述栅扫描子电路还包括下拉模块；所述下拉模块与所述上拉节点，所述输出端，所述负极性电压端和正极性电压端相连。4.根据权利要求3所述的GOA单元，其特征在于，所述下拉模块包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及第八薄膜晶体管；所述第三薄膜晶体管的栅极和源极分别与所述正极性电压端相连，所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的栅极以及所述第七薄膜晶体管的源极相连；所述第四薄膜晶体管的源极与所述正极性电压端相连，所述第四薄膜晶体管的漏极与下拉节点相连；所述第五薄膜晶体管的栅极、所述第六薄膜晶体管的源极以及所述第八薄膜晶体管的栅极分别与所述下拉节点相连；所述第五薄膜晶体管的源极与所述输出端相连；所述第六薄膜晶体管的漏极、所述第七薄膜晶体管的漏极以及所述第八薄膜晶体管的漏极分别与所述负极性电压端相连；所述第七薄膜晶体管的栅极以及所述第八薄膜晶体管的源极分别与所述上拉节点相连。5.根据权利要求4所述的GOA单元，其特征在于，所述第五薄膜晶体管的漏极与所述负极性电压端相连，所述第六薄膜晶体管的栅极与所述上拉节点相连。6.根据权利要求1所述的GOA单元，其特征在于，所述放电模块还包括第十薄膜晶体管；所述第十薄膜晶体管的栅极与降噪重置端相连，所述第十薄膜晶体管的源极与所述栅扫描子电路的输出端相连；所述第十薄膜晶体管的漏极与所述负极性电压端相连。7.根据权利要求1所述的GOA单元，其特征在于，所述复位模块还包括第一复位薄膜晶体管，所述第一复位薄膜晶体管的栅极与所述复位信号线相连，所述第一复位薄膜晶体管的漏极与所述栅扫描子电路的输出端相连，所述第一复位薄膜晶体管的源极与负极性电压端相连。8.一种GOA电路，其特征在于，包括至少一个第二类GOA单元；所述第二类GOA单元包括：栅扫描子电路，所述栅扫描子电路包括放电模块，所述放电模块包括第九薄膜晶体管，
所述第九薄膜晶体管的栅极与上拉重置端相连，所述第九薄膜晶体管的源极与上拉节点相连，所述第九薄膜晶体管的漏极与负极性电压端相连；复位模块，包括第二复位薄膜晶体管，所述第二复位薄膜晶体管的栅极与复位信号线相连，所述第二复位薄膜晶体管的漏极与所述上拉节点相连，所述第二复位薄膜晶体管的源极与所述负极性电压端相连。9.根据权利要求8所述的GOA电路，其特征在于，所述GOA电路还包括至少一个第一类GOA单元；所述第一类GOA单元包括：栅扫描子电路，所述栅扫描子电路包括放电模块，所述放电模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与上拉重置端相连，所述第九薄膜晶体管的源极与所述上拉节点相连，所述第九薄膜晶体管的漏极与所述负极性电压端相连；复位模块，所述复位模块不包括所述第二复位薄膜晶体管。10.根据权利要求9所述的GOA电路，其特征在于，所述栅扫描子电路包括输入模块、上拉控制模块；其中，所述输入模块包括第一薄膜晶体管，所述第一薄膜...

【专利技术属性】
技术研发人员：胡祖权，张振宇，杨海鹏，戴珂，
申请(专利权)人：合肥京东方显示技术有限公司，
类型：发明
国别省市：