本发明专利技术实施例公开了一种栅极驱动单元，包括：输入模块，耦接于第一高电平和第一节点之间，根据预充电信号对第一节点进行充电；输出模块，与第一节点耦接，根据第一节点电压和第一时钟信号提供本级栅极驱动信号；以及下拉维稳模块，与第一节点和输出模块耦接，根据下拉信号将第一节点下拉至第一低电平以及根据第二高电平和本级栅极驱动信号将第一节点和本级的栅极驱动信号维持于第二低电平，其中，下拉维稳模块包括：维稳控制单元和维稳单元，维稳控制单元和维稳单元耦接于第二节点，维稳控制单元根据第二高电平和维稳信号控制所述第二节点的电压，维稳单元根据所述第二节点的电压将本级栅极驱动信号和第一节点维持于所述第二低电平。第二低电平。第二低电平。
【技术实现步骤摘要】
栅极驱动单元、栅极驱动电路及显示装置
[0001]本专利技术涉及显示
，特别涉及一种栅极驱动单元、栅极驱动电路及显示装置。
技术介绍
[0002]显示装置将显示数据通过传输设备显示到显示面板上，显示装置的示例包括液晶显示器(Liquid Crystal Display,LCD)、等离子体显示器(Plasma Display Panel,PDP)、有机发光二极管(Organic Light
‑
Emitting Diode,OLED)显示器以及电泳显示器(Electro
‑
Phoretic Display,EPD)。
[0003]随着显示技术的发展，显示面板趋向于高集成度和低成本方向。现有技术将集成栅极驱动电路(Gate
‑
driver in Array,GIA)直接集成在显示面板的阵列基板上，GIA电路通常包括多个级联栅极驱动单元，每个栅极驱动单元对应于与扫描线对应的一行或多行像素，以实现用于显示面板的扫描驱动器。然而，GIA电路在实际应用中存在高温失效问题，在温度较高时，GIA电路输出的驱动信号存在噪声大或者误动作的现象，进而因为面内漏电引起画面闪烁等问题。
[0004]因此期待一种改进的栅极驱动单元、栅极驱动电路及显示装置，以解决上述问题。
技术实现思路
[0005]鉴于上述问题，本专利技术的目的在于提供一种具有良好的输出能力和稳定性的栅极驱动单元、栅极驱动电路及显示装置，从而提高产品的高温表现。
[0006]根据本专利技术的一方面，提供一种栅极驱动单元，所述栅极驱动单元用于驱动显示面板上对应的扫描线，所述栅极驱动单元包括：输入模块，耦接于第一高电平和第一节点之间，用于根据预充电信号对所述第一节点进行充电；输出模块，与所述第一节点耦接，用于根据所述第一节点的电压和第一时钟信号提供本级的栅极驱动信号；以及下拉维稳模块，与所述第一节点和所述输出模块耦接，用于根据一下拉信号将所述第一节点下拉至第一低电平以及根据第二高电平和维稳信号将所述第一节点和所述本级的栅极驱动信号维持于第二低电平，其中，所述下拉维稳模块包括：维稳控制单元和维稳单元，所述维稳控制单元和维稳单元耦接于第二节点，所述维稳控制单元用于根据所述第二高电平和所述维稳信号控制所述第二节点的电压，所述维稳单元用于根据所述第二节点的电压将所述本级的栅极驱动信号和所述第一节点维持于所述第二低电平。
[0007]可选地，所述维稳控制单元包括：第一晶体管和第二晶体管，所述第一晶体管的第一端和控制端与所述第二高电平耦接，第二端与所述第二节点耦接，所述第二晶体管的第一端与所述第二节点耦接，第二端与所述第二低电平耦接，控制端与第一维稳信号耦接。
[0008]可选地，所述维稳控制单元还包括：第三晶体管，所述第三晶体管的第一端与所述第二节点耦接，第二端与所述第二低电平耦接，控制端与第二维稳信号耦接。
[0009]可选地，所述维稳控制单元还包括：第四晶体管，所述第四晶体管的第一端与所述
第二节点耦接，第二端与所述第二低电平耦接，控制端与所述本级的栅极驱动信号耦接。
[0010]可选地，所述下拉维稳模块还包括：下拉晶体管，耦接于第一低电平和所述第一节点之间，控制端接收下拉信号，并根据所述下拉信号将所述第一节点的电压下拉至第一低电平。
[0011]可选地，所述维稳模块包括：耦接于所述第一节点和所述第二低电平之间的第五晶体管；以及耦接于所述栅极驱动信号和所述第二低电平之间的第六晶体管；其中，所述第五晶体管根据所述第二节点的有效状态导通或者关断所述第一节点与所述第二低电平之间的电流路径，所述第六晶体管根据所述第二节点的有效状态导通或者关断所述栅极驱动信号与所述第二低电平之间的电流路径。
[0012]可选地，所述维稳模块还包括：第七晶体管，耦接于所述栅极驱动信号和第二低电平之间，控制端接收第二时钟信号，并根据所述第二时钟信号周期性地导通所述栅极驱动信号和所述第二低电平之间的电流路径。
[0013]可选地，所述输出模块包括：输出晶体管，耦接于所述第一时钟信号和所述栅极驱动信号之间，控制端与所述第一节点耦接；一电容，耦接于所述输出晶体管的控制端和第二端之间。
[0014]根据本专利技术的另一方面，提供一种栅极驱动电路，其中，至少包括一级如上所述的栅极驱动单元的多级栅极驱动单元。
[0015]根据本专利技术的又一方面，提供一种显示装置，包括：如上所述的栅极驱动电路，用于提供多个栅极驱动信号；数据驱动电路，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条扫描线和多条数据线，其中，所述显示面板经由所述多条扫描线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。
[0016]本专利技术提供的栅极驱动单元和栅极驱动电路中，维稳控制单元根据维稳信号控制维稳单元对本机栅极驱动单元的栅极驱动信号进行下拉和维稳，本专利技术未采用第一节点的电压，避免第一节点被时钟信号耦合升高，导致第二节点漏电从而影响栅极驱动信号的稳定性，具有良好的输出能力和稳定性，能够提高产品的高温表现。
[0017]可选地，本专利技术提供的栅极驱动单元和栅极驱动电路中，采用前级、本级和后级栅极驱动单元输出的栅极驱动信号作为维稳信号，第二节点的电压不仅不会因为第一节点被时钟信号耦合而产生较大波动，还能减少第二节点电荷的流失，从而令维稳阶段的第二节点能够维持在较高较稳定的电压，进一步提高栅极驱动单元和栅极驱动电路的稳定性。
附图说明
[0018]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0019]图1示出了现有技术的栅极驱动单元的电路结构图；
[0020]图2示出了图1中部分信号的时序图；
[0021]图3示出了本专利技术实施例的栅极驱动单元的电路结构图；
[0022]图4示出了图3中栅极驱动单元的信号时序图；
[0023]图5示出了现有技术和本专利技术的栅极驱动单元的第二节点波形对比图；
[0024]图6示出了本专利技术实施例的栅极驱动电路；
[0025]图7示出了图3的栅极驱动单元的封装示意图；
[0026]图8示出了图6中栅极驱动电路的信号时序图；
[0027]图9示出了图6中栅极驱动电路的部分栅极驱动信号的时序图；
[0028]图10示出了本专利技术实施例的显示装置的结构示意图；
[0029]图11示出了本专利技术又一实施例的栅极驱动单元的电路结构图；
[0030]图12示出了本专利技术再一实施例的栅极驱动单元的电路结构图。
具体实施方式
[0031]以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0032]应本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种栅极驱动单元，所述栅极驱动单元用于驱动显示面板上对应的扫描线，所述栅极驱动单元包括：输入模块，耦接于第一高电平和第一节点之间，用于根据预充电信号对所述第一节点进行充电；输出模块，与所述第一节点耦接，用于根据所述第一节点的电压和第一时钟信号提供本级的栅极驱动信号；以及下拉维稳模块，与所述第一节点和所述输出模块耦接，用于根据一下拉信号将所述第一节点下拉至第一低电平以及根据第二高电平和维稳信号将所述第一节点和所述本级的栅极驱动信号维持于第二低电平，其中，所述下拉维稳模块包括：维稳控制单元和维稳单元，所述维稳控制单元和维稳单元耦接于第二节点，所述维稳控制单元用于根据所述第二高电平和所述维稳信号控制所述第二节点的电压，所述维稳单元用于根据所述第二节点的电压将所述本级的栅极驱动信号和所述第一节点维持于所述第二低电平。2.根据权利要求1所述的栅极驱动单元，所述维稳控制单元包括：第一晶体管和第二晶体管，所述第一晶体管的第一端和控制端与所述第二高电平耦接，第二端与所述第二节点耦接，所述第二晶体管的第一端与所述第二节点耦接，第二端与所述第二低电平耦接，控制端与第一维稳信号耦接。3.根据权利要求2所述的栅极驱动单元，所述维稳控制单元还包括：第三晶体管，所述第三晶体管的第一端与所述第二节点耦接，第二端与所述第二低电平耦接，控制端与第二维稳信号耦接。4.根据权利要求3所述的栅极驱动单元，所述维稳控制单元还包括：第四晶体管，所述第四晶体管的第一端与所述第二节点耦接，第二端与所述第二低电平耦接，控制端与所述本级的栅极驱动信号耦接。5.根据权利要求1所述的栅极驱动单元，其中，所述下拉维稳模块还包括：下拉晶体管，耦接...
【专利技术属性】
技术研发人员：黄丽玉，张军，祝伟鹏，
申请(专利权)人：昆山龙腾光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。