芯片封装方法、装置、计算机设备和存储介质制造方法及图纸

本申请涉及一种芯片封装方法、装置、计算机设备和存储介质。其中，芯片封装方法包括获取目标封装结构的模型；其中，模型包括多个芯片位置；获取待使用芯片的性能参数，并根据性能参数对待使用芯片进行分组，得到多个芯片组；根据预设放置规则，在各芯片位置依次导入归属于各芯片组的芯片，并获取各芯片处于不同芯片位置时的运行参数；调整各芯片组导入的芯片位置直至运行参数均满足预设条件，并获取各芯片位置与各芯片组的当前对应关系；基于当前对应关系和目标封装结构，对待使用芯片进行封装。通过上述芯片封装方法，使得芯片封装过程中能够基于芯片组和芯片位置的对应关系进行封装，进一步提高了该封装结构下模块的整体性能。能。能。

【技术实现步骤摘要】
芯片封装方法、装置、计算机设备和存储介质


[0001]本申请涉及芯片封装
，特别是涉及一种芯片封装方法、装置、计算机设备和存储介质。

技术介绍

[0002]在多芯片封装成一个模块时，对于该模块而言，其包含的芯片理论上应该是性能完全一致的，但是由于芯片制造过程中会有少量波动，从而导致同一批次内的芯片，彼此之间的性能也会有少许偏差。
[0003]在实现过程中，专利技术人发现传统技术中至少存在如下问题：传统芯片封装技术存在整体性能差的问题。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种能够提高整体性能的芯片封装方法、装置、计算机设备和存储介质。
[0005]为了实现上述目的，一方面，本专利技术实施例提供了一种芯片封装方法，包括步骤：
[0006]获取目标封装结构的模型；其中，模型包括多个芯片位置；
[0007]获取待使用芯片的性能参数，并根据性能参数对待使用芯片进行分组，得到多个芯片组；
[0008]根据预设放置规则，在各芯片位置依次导入归属于各芯片组的芯片，并获取各芯片处于不同芯片位置时的运行参数；
[0009]调整各芯片组导入的芯片位置直至运行参数均满足预设条件，并获取各芯片位置与各芯片组的当前对应关系；
[0010]基于当前对应关系和目标封装结构，对待使用芯片进行封装。
[0011]在其中一个实施例中，性能参数包括阈值电压和导通电阻；
[0012]根据性能参数对待使用芯片进行分组，得到多个芯片组的步骤包括：
[0013]根据阈值电压和第一预设范围，得到多个阈值电压区间；
[0014]根据导通电阻和第二预设范围，得到多个导通电阻区间；
[0015]基于各阈值电压区间和各导通电阻区间，对待使用芯片进行分组，得到多个芯片组。
[0016]在其中一个实施例中，芯片组的数量为阈值电压区间的数量与导通电阻区间的数量的积。
[0017]在其中一个实施例中，还包括步骤：
[0018]获取目标封装结构中各回路的寄生参数；
[0019]根据寄生参数确定第一预设范围和/或第二预设范围。
[0020]在其中一个实施例中，预设放置规则包括：在热阻小的芯片位置，根据阈值电压从低到高和/或导通电阻从大到小的顺序依次导入各芯片组的芯片；在封装电阻小的芯片位
置，根据导通电阻从大到小的顺序依次导入各芯片组的芯片；在封装电感大的芯片位置，根据阈值电压从低到高和/或导通电阻从大到小的顺序依次导入各芯片组的芯片。
[0021]在其中一个实施例中，运行参数包括电流不均流度和结温差值；
[0022]获取各芯片处于不同芯片位置时的运行参数的步骤中，基于以下公式得到各芯片处于不同芯片位置时的电流不均流度：
[0023][0024]其中，y为不均流度；I
max
为芯片最大电流；I
min
为芯片最小电流；
[0025]获取各芯片处于不同芯片位置时的运行参数的步骤，包括：
[0026]获取芯片的最大结温值和芯片的最小结温值，并将最大结温值和最小结温值的差值确定结温差值。
[0027]在其中一个实施例中，获取各芯片处于不同芯片位置时的运行参数的步骤，包括：
[0028]采用电路仿真软件获取运行参数。
[0029]一方面，本专利技术实施例还提供了一种芯片封装装置，包括：
[0030]模型建立模块，用于获取目标封装结构的模型；其中，模型包括多个芯片位置；
[0031]分组模块，用于获取待使用芯片的性能参数，并根据性能参数对待使用芯片进行分组，得到多个芯片组；
[0032]获取模块，用于根据预设放置规则，在各芯片位置依次导入归属于各芯片组的芯片，并获取各芯片处于不同芯片位置时的运行参数；
[0033]调整模块，用于调整各芯片组导入的芯片位置直至运行参数均满足预设条件，并获取各芯片位置与各芯片组的当前对应关系；
[0034]封装模块，用于基于当前对应关系和目标封装结构，对待使用芯片进行封装。
[0035]一方面，本专利技术实施例还提供了一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现如上述任一项方法的步骤。
[0036]另一方面，本专利技术实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如上述任一项方法的步骤。
[0037]上述技术方案中的一个技术方案具有如下优点和有益效果：
[0038]上述芯片封装方法，通过获取待使用芯片的性能参数，并根据性能参数对待使用芯片进行分组，得到多个芯片组；然后根据预设放置规则，在各芯片位置依次导入归属于各芯片组的芯片，并获取各芯片处于不同芯片位置时的运行参数；其次调整各芯片组导入的芯片位置直至运行参数均满足预设条件，并获取各芯片位置与各芯片组的当前对应关系；最后基于当前对应关系和目标封装结构，对待使用芯片进行封装。通过上述芯片封装方法，使得芯片封装过程中，能够基于芯片组和芯片位置的对应关系进行封装，考虑了封装结构对芯片的运行参数的影响，进一步提高了该封装结构下模块的整体性能。
附图说明
[0039]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0040]图1为一个实施例中芯片封装方法的第一示意性流程示意图；
[0041]图2为一个实施例中根据性能参数对待使用芯片进行分组，得到多个芯片组的步骤的流程示意图；
[0042]图3为一个实施例中目标封装结构的3D模型；
[0043]图4为一个实施例中三相逆变电路封装结构中某一相的封装寄生参数示意图；
[0044]图5为一个实施例中芯片封装装置的结构框图；
[0045]图6为一个实施例中计算机设备的内部结构图。
具体实施方式
[0046]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0047]在一个实施例中，如图1所示，提供了一种芯片封装方法，包括步骤：
[0048]S110，获取目标封装结构的模型；其中，模型包括多个芯片位置；
[0049]具体而言，可以通过本领域任意手段获取目标封装结构的模型，例如可以通过三维建模软件进行画出目标封装结构的模型。模型可以为3D模型等。
[0050]S120，获取待使用芯片的性能参数，并根据性能参数对待使用芯片进行分组，得到多个芯片组；
[0051]其中，性能参数为芯片的实际固有参数。
[0052]具体而言，可以通过本领域任意手段获取待使用芯片的性能参数。例如对芯片进行充分的来料测试，以得到该性能参数。在其中一个实施例中，获取各芯片处于不同芯片位置时的运行参数的步骤，包括：采用电路仿真软件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装方法，其特征在于，包括步骤：获取目标封装结构的模型；其中，所述模型包括多个芯片位置；获取待使用芯片的性能参数，并根据所述性能参数对所述待使用芯片进行分组，得到多个芯片组；根据预设放置规则，在各所述芯片位置依次导入归属于各所述芯片组的芯片，并获取各所述芯片处于不同芯片位置时的运行参数；调整各所述芯片组导入的芯片位置直至所述运行参数均满足预设条件，并获取各所述芯片位置与各所述芯片组的当前对应关系；基于所述当前对应关系和所述目标封装结构，对所述待使用芯片进行封装。2.根据权利要求1所述的芯片封装方法，其特征在于，所述性能参数包括阈值电压和导通电阻；根据所述性能参数对所述待使用芯片进行分组，得到多个芯片组的步骤包括：根据所述阈值电压和第一预设范围，得到多个阈值电压区间；根据所述导通电阻和第二预设范围，得到多个导通电阻区间；基于各所述阈值电压区间和各所述导通电阻区间，对所述待使用芯片进行分组，得到多个芯片组。3.根据权利要求2所述的芯片封装方法，其特征在于，所述芯片组的数量为所述阈值电压区间的数量与所述导通电阻区间的数量的积。4.根据权利要求2所述的芯片封装方法，其特征在于，还包括步骤：获取所述目标封装结构中各回路的寄生参数；根据所述寄生参数确定所述第一预设范围和/或所述第二预设范围。5.根据权利要求1所述的芯片封装方法，其特征在于，所述预设放置规则包括：在热阻小的芯片位置，根据阈值电压从低到高和/或导通电阻从大到小的顺序依次导入各所述芯片组的芯片；在封装电阻小的芯片位置，根据导通电阻从大到小的顺序依次导入各所述芯片组的芯片；在封装电感大的芯片位置，根据阈值电压从低到高和/或导通电阻从大到小的顺序依次导入各所述芯片组的芯片。6.根据权利要...

【专利技术属性】
技术研发人员：王咏，闫鹏修，朱贤龙，周晓阳，刘军，
申请(专利权)人：广东芯聚能半导体有限公司，
类型：发明
国别省市：