电路板集成电感、其制备方法及电子设备技术

本申请提供一种电路板集成电感、其制备方法及电子设备。所述电路板集成电感包括：电路板，所述电路板嵌设有线圈；以及磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。本申请的电路板集成电感将电感集成于电路板中，更加超薄化，小型化，提高了封装效率，且可以更好的降低电感的涡流损耗。以更好的降低电感的涡流损耗。以更好的降低电感的涡流损耗。

【技术实现步骤摘要】
电路板集成电感、其制备方法及电子设备


[0001]本申请涉及电子领域，具体涉及一种电路板集成电感、其制备方法及电子设备。

技术介绍

[0002]随着电子硬件的小型化和高密度发展趋势，电路板的表面积急剧减少，但板面上要求贴装的电子元件却有增无减。电感是电子设备不可缺少的元器件，当前的电感大多先制备成电感器后，再贴装至电路板上，这不仅占用了电路板的面积，还需要分立贴装，降低封装效率。

技术实现思路

[0003]针对上述问题，本申请实施例提供一种电路板集成电感，其将电感集成于电路板中，更加超薄化，小型化，提高了封装效率，且可以更好的降低电感的涡流损耗。
[0004]本申请第一方面实施例提供了一种电路板集成电感，其包括：
[0005]电路板，所述电路板嵌设有线圈；以及
[0006]磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。
[0007]本申请第二方面实施例提供了一种电路板集成电感的制备方法，其包括：
[0008]提供电路板，所述电路板嵌设有线圈；以及
[0009]在所述电路板相背的两侧中的至少一侧依次交替沉积磁膜子层及绝缘子层，以在所述电路板相背的两侧中的至少一侧上形成磁膜层，其中，所述磁膜层与所述线圈至少部分交叠，所述磁膜层包括至少两层所述磁膜子层及至少一层所述绝缘子层。
[0010]本申请第三方面实施例提供一种电子设备，所述电子设备包括本申请实施例所述的电路板集成电感。
[0011]本实施例的电路板集成电感，将电感集成于电路板上，应用于电子设备时，可以使得电子设备更加小型化、超薄化，且电感与电路板一起制备，不需要独立贴装，提高了封装效率。此外，电感集成于电路板内，电路板上对应电感的位置可以节省出来，用于贴装其它元器件，节省了电路板上的面积，增强了电路板的布线、布件能力。再者，当磁性层的厚度太厚时，在磁性层的厚度方向上会产生较大的涡流效应，本申请的电路板集成电感的磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置，相较于磁膜层为一层磁性层的方案，将磁膜层中的磁性层分为至少两层磁膜子层，相邻的两个磁膜子层之间设有绝缘子层，绝缘子层可以阻止磁膜中涡流在厚度方向上的传导，从而降低整个磁膜层在厚度方向上的涡流损耗，进而降低整个电感的涡流损耗。
附图说明
[0012]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附
图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1是本申请一实施例的电路板集成电感的透视结构示意图。
[0014]图2是本申请一实施例的电路板集成电感沿图1中A
‑
A方向的剖视结构示意图。
[0015]图3是本申请一实施例的电路板的结构示意图。
[0016]图4是本申请又一实施例的电路板沿图1中A
‑
A方向的剖视结构示意图。
[0017]图5是本申请又一实施例的电路板的结构示意图。
[0018]图6是本申请又一实施例的电路板沿图1中A
‑
A方向的剖视结构示意图。
[0019]图7是本申请又一实施例的电路板的结构示意图。
[0020]图8是本申请又一实施例的线圈的结构示意图。
[0021]图9是本申请又一实施例的电路板的结构示意图。
[0022]图10是本申请一实施例的电路板集成电感的电路结构框图。
[0023]图11是本申请一实施例的磁膜层的结构示意图。
[0024]图12是本申请又一实施例的电路板集成电感沿图1中A
‑
A方向的剖视结构示意图。
[0025]图13是本申请一实施例的电路板集成电感的制备方法流程示意图。
[0026]图14是本申请一实施例的电路板的制备方法流程示意图。
[0027]图15是本申请一实施例的第一基板的结构示意图。
[0028]图16是本申请又一实施例的电路板的制备方法流程示意图。
[0029]图17是本申请又一实施例的电路板的制备方法流程示意图。
[0030]图18是本申请一实施例的第二基板的结构示意图。
[0031]图19是本申请一实施例的电路板集成电感的制备方法流程示意图。
[0032]图20是本申请实施例的电子设备的结构示意图。
[0033]图21是本申请实施例的电子设备的部分爆炸结构示意图。
[0034]图22是本申请实施例的电子设备的电路框图。
[0035]附图标记说明：
[0036]100
‑
电路板集成电感，10
‑
电路板，11
‑
线圈，12
‑
支撑绝缘层，14
‑
导电层，14a
‑
导线，10a
‑
基板，10b
‑
功能电路，11b
‑
处理器，13b
‑
存储器，30
‑
磁膜层，31
‑
磁膜子层，33
‑
绝缘子层，50
‑
介质层，10
’‑
第一基板，11
’‑
导体层，10
”‑
第二基板，101
‑
第一过孔，400
‑
电子设备，410
‑
显示组件，420
‑
中框，430
‑
壳体，431
‑
透光部，450
‑
摄像头模组。
具体实施方式
[0037]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0038]本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何的变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还
包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0039]下面将结合附图，对本申请实施例中的技术方案进行描述。需要说明的是，为便于说明，在本申请的实施例中，相同的附图标记表示相同的部件，并且为了简洁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板集成电感，其特征在于，包括：电路板，所述电路板嵌设有线圈；以及磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。2.根据权利要求1所述的电路板集成电感，其特征在于，所述电路板包括至少一层支撑绝缘层及至少一层导电层；所述支撑绝缘层与所述导电层依次交替层叠设置，所述导电层包括导线；当所述导电层为一层时，单层所述导电层的所述导线形成所述线圈；当所述导电层为多层时，任意相邻的两层导电层的导线电连接，形成所述线圈。3.根据权利要求1所述的电路板集成电感，其特征在于，所述磁膜子层包括磁性金属、磁性合金中的至少一种；所述磁性金属包括铁、钴、镍中的至少一种；所述磁性合金包括铁基晶态合金、铁基非晶合金、钴基非晶合金中的至少一种；所述铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金中的至少一种；所述铁基非晶合金包括FeSiB合金、FeB合金、FeNiPB合金、FeNiMoB合金中的至少一种；所述钴基非晶合金包括CoFeSiB合金、CoFeCrSiB合金、CoNiFeSiB合金中的至少一种。4.根据权利要求1所述的电路板集成电感，其特征在于，沿所述电路板及所述磁膜层的层叠方向，每层所述磁膜子层的厚度h1的范围为0.5μm≤h1≤30μm，所述至少一层磁膜子层的总厚度h的范围为0.5μm≤h≤200μm。5.根据权利要求1所述的电路板集成电感，其特征在于，所述电路板集成电感还包括介质层，所述介质层位于所述线圈与所述磁膜层之间；沿所述电路板、所述介质层及所述磁膜层的层叠方向，所述介质层的厚度h2的范围为5μm≤h2≤200μm。6.根据权利要求5所述的电路板集成电感，其特征在于，所述介质层为磁胶层，所述磁胶层包括树脂及磁性颗粒，所述磁性颗粒分散于所述树脂中。7.根据权利要求6所述的电路板集成电感，其特征在于，在所述磁胶层中，所述磁性颗粒的重量分数的范围为30％至90％；所述磁性颗粒的平均粒径D的范围为5μm≤D≤50μm。8.根据权利要求6所述的电路板集成电感，其特征在于，所述磁性颗粒包括铁氧体颗粒、磁性金属颗粒、磁性合金颗粒中的至少一种；所述铁氧体包括MnZn铁氧体、NiZn铁氧体中的至少一种；所述磁性金属颗粒包括铁、钴、镍中的至少一种；所述磁性合金颗粒包括铁基晶态合金、铁基非晶合金、钴基非晶合金中的至少一种；所述铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金中的至少一种；所述...

【专利技术属性】
技术研发人员：陈奕君，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：