半导体结构制造技术

一种半导体结构，包括基板、半导体磊晶层、半导体阻障层、第一半导体元件、绝缘掺杂区、及至少一绝缘柱。基板包括基材和复合材料层，半导体磊晶层设置于基板上，半导体阻障层设置于半导体磊晶层上。第一半导体元件设置于基板上，其中第一半导体元件包括位于半导体阻障层上的第一半导体盖层。绝缘掺杂区位于第一半导体元件的一侧。至少部分的绝缘柱位于绝缘掺杂区内，绝缘柱围绕至少部分第一半导体元件且贯穿复合材料层。穿复合材料层。穿复合材料层。

【技术实现步骤摘要】
半导体结构


[0001]本专利技术涉及一种高压半导体结构，特别是涉及一种具有绝缘结构的高压半导体结构。

技术介绍

[0002]随着5G通讯及电动车产业的发展，对于高频率、高功率半导体元件的需求也日益成长，这些高频率、高功率半导体元件可例如是高频晶体管、高功率场效晶体管、或高电子迁移率晶体管(high electron mobility transistor,HEMT)。高频率、高功率半导体元件一般采用半导体化合物，例如氮化镓、碳化硅等III-V族半导体化合物，其具备高频率、耐高压、低导通电阻等特性。
[0003]在这些装置中，高电子迁移率晶体管具有例如高输出功率和高崩溃电压的优势，因此它们被广泛地使用于高功率的应用中。虽然现存的半导体结构及其形成方法可以应付它们原先预定的用途，但目前它们在结构和使用环境等各个技术方面上仍有需要克服的问题。

技术实现思路

[0004]有鉴于此，本专利技术提供一种半导体结构，以解决现有技术所面临的技术问题。
[0005]根据本专利技术的一实施例，提供一种半导体结构，包括基板、半导体磊晶层、半导体阻障层、第一半导体元件、绝缘掺杂区、及至少一绝缘柱。基板包括基材和复合材料层，半导体磊晶层设置于基板上，半导体阻障层设置于半导体磊晶层上。第一半导体元件设置于基板上，其中第一半导体元件包括位于半导体阻障层上的第一半导体盖层。绝缘掺杂区位于第一半导体元件的一侧。至少部分的绝缘柱位于绝缘掺杂区内，绝缘柱围绕至少部分第一半导体元件且贯穿复合材料层。
[0006]根据本专利技术的一实施例，提供一种半导体结构，半导体结构包括基板、半导体通道层、半导体阻障层、半导体盖层、绝缘掺杂区、及至少一绝缘柱。基板包括基材和复合材料层。半导体通道层设置于基板上，半导体阻障层设置于半导体通道层上，半导体盖层设置于半导体阻障层上。绝缘掺杂区位于半导体通道层和半导体阻障层中，且位于半导体盖层的至少一侧。绝缘柱直接接触绝缘掺杂区，且绝缘柱贯穿半导体阻障层、半导体通道层、及复合材料层。
[0007]根据本专利技术的另一实施例，提供一种芯片结构，芯片结构包括基板、高压半导体结构、低压半导体结构、及至少一绝缘柱。基板包括基材和复合材料层。高压半导体结构设置于基板上，低压半导体结构设置于基板上且分离于所述高压半导体结构。绝缘柱完整围绕高压半导体结构且贯穿复合材料层。
[0008]根据本专利技术的另一实施例，提供一种高压半导体结构的操作方法，操作方法包括提供高压半导体结构，以及在高于150℃的环境温度下，施加电子信号至高压半导体结构。其中，高压半导体结构包括基板、半导体通道层、半导体阻障层、半导体盖层、绝缘掺杂区、
及至少两个绝缘柱。基板包括基材和复合材料层。半导体通道层设置于基板上，半导体阻障层设置于半导体通道层上，半导体盖层设置于半导体阻障层上。绝缘掺杂区位于半导体通道层和半导体阻障层中，且位于半导体盖层的至少一侧。绝缘柱直接接触绝缘掺杂区，且绝缘柱贯穿半导体阻障层、半导体通道层、及复合材料层。
附图说明
[0009]为了使下文更容易被理解，在阅读本专利技术时可同时参考图式及其详细文字说明。通过本文中的具体实施例并参考相对应的图式，以详细解说本专利技术的具体实施例，并用以阐述本专利技术的具体实施例的作用原理。此外，为了清楚起见，图式中的各特征可能未按照实际的比例绘制，因此某些图式中的部分特征的尺寸可能被刻意放大或缩小。
[0010]图1是根据本专利技术一实施例所绘示的高压半导体结构的俯视示意图。
[0011]图2是根据本专利技术一实施例沿着图1的切线A-A
’
所绘示的高压半导体结构的剖面示意图。
[0012]图3是根据本专利技术一实施例所绘示的高压半导体结构的俯视示意图。
[0013]图4是根据本专利技术一实施例沿着图3的切线A-A
’
所绘示的高压半导体结构的剖面示意图。
[0014]图5和图6是本专利技术实施例的高压半导体结构在常温下的电性特性。
[0015]图7和图8是本专利技术实施例的高压半导体结构在高温下的电性特性。
[0016]图9是根据本专利技术一实施例所绘示的芯片结构的俯视示意图。
[0017]图10是根据本专利技术一实施例所绘示的芯片结构的俯视示意图。
[0018]图11是根据本专利技术一实施例沿着图10的切线B-B
’
所绘示的高压半导体结构的剖面示意图。
[0019]附图标记说明如下：
[0020]1：芯片结构
[0021]10：高压半导体结构
[0022]10-1：第一高压半导体元件
[0023]10-2：第二高压半导体元件
[0024]20：高压半导体元件
[0025]22：绝缘区
[0026]30：逻辑运算元件
[0027]40：内存元件
[0028]100：基板
[0029]100C：基材
[0030]100M：复合材料层
[0031]101：含硅半导体层
[0032]102：半导体磊晶层
[0033]103：半导体缓冲层
[0034]104：半导体阻障层
[0035]105：半导体通道层
[0036]110：绝缘掺杂区
[0037]112：层间介电层
[0038]120：绝缘柱
[0039]120_1：第一绝缘柱
[0040]120_2：第二绝缘柱
[0041]120_3：第三绝缘柱
[0042]200：主动区域
[0043]202：源极电极
[0044]204：栅极电极
[0045]206：漏极电极
[0046]210：半导体盖层
[0047]300：主动区域
[0048]302：源极电极
[0049]304：栅极电极
[0050]306：漏极电极
[0051]310：半导体盖层
[0052]A：芯片区
[0053]B：切割道区
[0054]L1：宽度
[0055]L2：宽度
[0056]L3：宽度
[0057]S1：间距
[0058]S2：间距
[0059]S3：间距
[0060]S4：间距
具体实施方式
[0061]本专利技术提供了多个不同的实施例，可用于实现本专利技术的不同特征。为简化说明起见，本专利技术也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。
[0062]本专利技术中针对“第一部件形成在第二部件上或上方”的叙述，其可以是指“第一部件与第二部件直接接触”，也可以是指“第一部件与第二部件之间还存在有其他部件”，致使第一部件与第二部件并不直接接触。此外，本专利技术中的各种实施例可能使用重复的元件符号和/或文字标记。使用这些重复的元件符号与文字注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一基板，包括一基材和一复合材料层；一半导体磊晶层，设置于所述基板上；一半导体阻障层，设置于所述半导体磊晶层上；一第一半导体元件，设置于所述基板上，其中所述第一半导体元件包括一第一半导体盖层，所述第一半导体盖层位于所述半导体阻障层上；一绝缘掺杂区，位于所述第一半导体元件的一侧；以及至少一绝缘柱，至少部分位于所述绝缘掺杂区内，所述至少一绝缘柱围绕至少部分所述第一半导体元件，且贯穿所述复合材料层。2.如权利要求1所述的半导体结构，其特征在于，所述基材包含氮化铝、碳化硅、氧化铝、或前述的组合。3.如权利要求1所述的半导体结构，其特征在于，所述至少一绝缘柱直接接触所述基板。4.如权利要求1所述的半导体结构，其特征在于，所述第一半导体元件包括一栅极电极、一源极电极、及一漏极电极，且所述至少一绝缘柱未延伸超过所述栅极电极的顶面。5.如权利要求1所述的半导体结构，其特征在于，还包括一层间介电层，所述层间介电层设置于所述至少...

【专利技术属性】
技术研发人员：周钰杰，林琮翔，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：