自锁式动态随机存储器制造技术

本实用新型专利技术公开了一种自锁式动态随机存储器，包括控制单元和动态存储单元，控制单元包括输入端和输出端，输出端包括逻辑输出端和第一开关管，逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接。动态存储单元包括存储电容，存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。本实用新型专利技术提供的自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响。外部影响。外部影响。

【技术实现步骤摘要】
自锁式动态随机存储器


[0001]本技术属于存储器
，尤其涉及一种动态随机存储器。

技术介绍

[0002]传统的单管动态存储单元电路结构如图1所示，在写入数据时，字线给出高电平，MOS管T导通，位线上的电压信号经T向电容C
s
充电，将数据存入C
s
中。读出时字线同样给出高电平，使T导通，电容C
s
经T向位线上的寄生电容C
B
充电，使位线获得读出信号。
[0003]上述技术方案存在以下不足之处：
[0004](1)电容C
s
上的电荷不能长久保存，要及时向电容补充电荷，以免数据丢失。为此，在动态RAM中设置了“刷新”控制电路，用于周期性地将存储矩阵里的数据读出，经过放大后重新写入。这不仅增加了控制电路的复杂性，也严重地影响了读/写速度。
[0005](2)电容C
s
容量大小影响驱动能力，甚至无驱动能力。当电容C
s
的容量小到一定时，在读时需要保护电容C
s
内容不受外部影响。
[0006](3)电容C
s
的刷新与读写冲突，使得刷新频率不能达到极限。电容C
s
的容量与刷新频率相互影响，为了能有效刷新，电容C
s
的容量就不可能达到极限小。电容C
s
的容量大小影响充放电时间，电容C
s
的容量无法达到极限小就无法使写速度达到最高。

技术实现思路

[0007]本技术的目的在于，为克服现有技术缺陷，提供一种不受刷新影响，同时电容C容量达到极限小，提升读写速度并有驱动能力的动态随机存储器。本技术提供的自锁式动态随机存储器在读操作时，存储电容有电荷时，存储电容与电源连接，使得在读操作时有直接驱动能力，并保证存储电容内容在读状态时不受外部影响。自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响，调节时钟频率和存储电容容量可使读写达到最高。
[0008]本技术目的通过下述技术方案来实现：
[0009]自锁式动态随机存储器，包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；
[0010]所述动态存储单元包括存储电容，所述存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。
[0011]进一步的，所述输入端包括时钟，所述时钟通过非门和第一与门输入端连接，第一与门另一输入端连接有和时钟相同的电平输入，所述时钟直接和第二与门输入端连接，第二与门另一输入端连接有和时钟相反的电平输入，第一与门和第二与门的输出端连接或门
的输入端，或门输出端连接地址译码器；
[0012]所述时钟还与第一开关管栅极连接。
[0013]进一步的，所述地址译码器包括使能端，地址译码器通过使能端与所述逻辑输出端连接。
[0014]进一步的，所述时钟为频率不可调时钟。
[0015]进一步的，所述第四开关管为P极接地的双向开关。
[0016]进一步的，所述第四开关管为MOS管，栅极与地址译码器输出端连接。
[0017]本技术的有益效果在于：
[0018](1)本技术的自锁式动态随机存储器刷新时间与时钟有关，可以通过调整时钟频率来调整存储电容的容量，高频率可使存储电容容量达到极限小，使得本技术提供的自锁式动态随机存储器的写操作达到极限快。
[0019](2)自锁式动态随机存储器执行在读操作时，存储电容有电荷时，存储电容与电源连接，使得在读操作时有直接驱动能力，并保证存储电容内容在读状态时不受外部影响。
[0020](3)本技术提供的自锁式动态随机存储器读写速度只与时钟频率和存储电容容量有关，不受外部影响，在设计时通过调节时钟频率和存储电容容量可使读写达到最高。
附图说明
[0021]图1是传统的单管动态存储单元电路结构示意图；
[0022]图2是本技术实施例1提供的自锁式动态随机存储器电路结构示意图。
具体实施方式
[0023]以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0024]基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0025]实施例1
[0026]传统的单管动态存储单元电容C
s
上的电荷不能长久保存，要及时向电容补充电荷，以免数据丢失。为此，在动态RAM中设置了“刷新”控制电路，用于周期性地将存储矩阵里的数据读出，经过放大后重新写入。这不仅增加了控制电路的复杂性，也严重地影响了读/写速度。
[0027]电容C
s
容量大小影响驱动能力，甚至无驱动能力。当电容C
s
的容量小到一定时，在读时需要保护电容C
s
内容不受外部影响。
[0028]电容C
s
的刷新与读写冲突，使得刷新频率不能达到极限。电容C
s
的容量与刷新频率相互影响，为了能有效刷新，电容C
s
的容量就不可能达到极限小。电容C
s
的容量大小影响充放电时间，电容C
s
的容量无法达到极限小就无法使写速度达到最高。
[0029]为了解决上述技术问题，本技术提供不受刷新影响，同时电容C容量达到极限
小，提升读写速度并有驱动能力的动态随机存储器的下述各个实施例。
[0030]参照图2，如图2所示是本实施例提供的自锁式动态随机存储器的电路结构示意图。
[0031]包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器的使能端连接，地址译码器还与总线A连接，电源VCC通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；
[0032]动态存储单元包括存储电容C1，所述存储电容C1一端连接第三开关管M3的源极并接地，另一端分别与第二开关管M2的漏极、第三开关管M3的栅极和第四开关管M4的一端连接，第四开关管M4另一端与总线D连接，第二开关管M2的源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自锁式动态随机存储器，其特征在于，包括控制单元和动态存储单元，所述控制单元包括输入端和输出端，所述输出端包括逻辑输出端和第一开关管，所述逻辑输出端与地址译码器连接，地址译码器还与总线连接，供电单元通过第一开关管和动态存储单元连接，第一开关管源极还与电源连接；所述动态存储单元包括存储电容，所述存储电容一端连接第三开关管的源极并接地，另一端分别与第二开关管的漏极、第三开关管的栅极和第四开关管的一端连接，第四开关管另一端与总线连接，第二开关管的源极与第一开关管的漏极连接，第二开关管的栅极与第三开关管的漏极连接。2.如权利要求1所述的自锁式动态随机存储器，其特征在于，所述输入端包括时钟，所述时钟通过非门和第一与门输入端连接，第一与门另一输入端连接有和...

【专利技术属性】
技术研发人员：李永飞，
申请(专利权)人：李永飞，
类型：新型
国别省市：