半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术涉及半导体装置及半导体装置的制造方法。提供即使在半导体基板内形成成为寿命抑制要素的晶体缺陷，电气特性也稳定的半导体装置。具有：第1半导体层(2)，其设置于第1主面(1a)与n

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法


[0001]本专利技术涉及半导体装置及半导体装置的制造方法。

技术介绍

[0002]就二极管、IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)等半导体装置而言，向通过磨削而薄化后的半导体基板的背面侧注入质子而形成具有氢致施主(hydrogen
‑
induced donors)的缓冲层，使得从半导体基板的正面侧延伸的耗尽层不会到达半导体基板的背面。另外，对半导体基板照射电子、质子或者氦等带电粒子，在半导体基板内形成成为使载流子的复合寿命缩短的寿命抑制要素(lifetime killer)的晶体缺陷，提高通断特性。
[0003]在以往的半导体装置的制造方法中，在从半导体基板的正面侧照射电子束而形成了晶体缺陷之后，在大于或等于300℃且小于或等于500℃的温度下进行大于或等于1小时且小于或等于10小时的热处理，对晶体缺陷的量进行调整。然后，在从通过磨削而薄化后的半导体基板的背面注入了质子之后，在大于或等于350℃且小于或等于550℃的温度下进行大于或等于1小时且小于或等于10小时的热处理，使注入的质子施主化而形成具有氢致施主的缓冲层。就以往的半导体装置而言，将通过电子束照射而形成的晶体缺陷用作寿命抑制要素，并且用以提高基于质子注入的施主生成率(例如，参照专利文献1)。
[0004]专利文献1：日本特开2015
‑
130524号公报
[0005]但是，就以往的半导体装置而言，形成了使基于质子注入的施主生成率提高，并且成为寿命抑制要素的晶体缺陷，因而存在以下问题，即，关于实际使用半导体装置的状况下的由发热引起的晶体缺陷的变化所造成的通断特性等电气特性的变动，未做任何考虑。

技术实现思路

[0006]本专利技术就是为了解决上述这样的问题而提出的，其目的在于提供即使在半导体基板内形成成为寿命抑制要素的晶体缺陷，电气特性也稳定的半导体装置及半导体装置的制造方法。
[0007]本专利技术涉及的半导体装置具有：第1导电型的漂移层，其设置于具有第1主面和与第1主面相对的第2主面的半导体基板；第2导电型的第1半导体层，其设置于半导体基板的第1主面与漂移层之间，与漂移层相比杂质浓度高；第1导电型的第1缓冲层，其设置于半导体基板的第2主面与漂移层之间，具有与漂移层相比杂质浓度高的氢致施主；以及第1导电型或者第2导电型的第2半导体层，其设置于半导体基板的第2主面与第1缓冲层之间，与漂移层相比杂质浓度高，第1缓冲层具有从第2主面侧朝向第1主面侧而密度下降的间隙碳与间隙氧之间的复合缺陷。
[0008]另外，本专利技术涉及的半导体装置的制造方法具有以下工序：准备第1导电型的半导体基板，该半导体基板具有第1主面和与第1主面相对的第2主面，包含碳以及氧；在半导体基板的第1主面侧形成与半导体基板相比杂质浓度高的第2导电型的第1半导体层；在形成
第1半导体层的工序之后，从第2主面侧对半导体基板进行磨削；在对半导体基板进行磨削的工序之后，在半导体基板的第2主面侧形成与半导体基板相比杂质浓度高的第1导电型或者第2导电型的第2半导体层；在对半导体基板进行磨削的工序之后，从第2主面侧注入质子；第1热处理工序，在第1温度下对半导体基板进行加热，使注入至半导体基板的质子被氢致施主化而形成与半导体基板相比杂质浓度高的第1导电型的第1缓冲层；带电粒子照射工序，在第1热处理工序之后，对半导体基板照射带电粒子而形成间隙碳与间隙氧之间的复合缺陷以及间隙碳与晶格位置碳之间的复合缺陷；以及第2热处理工序，在带电粒子照射工序之后，在低于第1温度的第2温度下对半导体基板进行加热而使间隙碳与晶格位置碳之间的复合缺陷消失。
[0009]专利技术的效果
[0010]根据本专利技术涉及的半导体装置，能够提供即使在半导体基板内形成成为寿命抑制要素的晶体缺陷，电气特性也稳定的半导体装置。
[0011]另外，根据本专利技术涉及的半导体装置的制造方法，能够提供即使在半导体基板内形成成为寿命抑制要素的晶体缺陷，电气特性也稳定的半导体装置的制造方法。
附图说明
[0012]图1是表示实施方式1的半导体装置的剖视图。
[0013]图2是表示实施方式1的半导体装置以及对比例的半导体装置的第1缓冲层以及第2缓冲层的杂质浓度分布的图。
[0014]图3是表示实施方式1的半导体装置的光致发光的光谱分布的一个例子的图。
[0015]图4是表示实施方式1的半导体装置以及对比例的半导体装置的与从第2主面算起的深度相对的晶体缺陷量的变化的图。
[0016]图5是表示实施方式1的半导体装置以及对比例的半导体装置的与从第2主面算起的深度相对的晶体缺陷量的变化的图。
[0017]图6是表示实施方式1的半导体装置以及对比例的半导体装置的与从第2主面算起的深度相对的晶体缺陷量的变化的图。
[0018]图7是表示实施方式1的半导体装置以及对比例的半导体装置的与从第2主面算起的深度相对的晶体缺陷量的变化的图。
[0019]图8是表示实施方式1的半导体装置的制造方法的流程图。
[0020]图9是表示实施方式1的半导体装置的制造方法的剖视图。
[0021]图10是表示实施方式1的半导体装置的制造方法的剖视图。
[0022]图11是表示实施方式1的半导体装置的制造方法的剖视图。
[0023]图12是表示实施方式1的半导体装置的制造方法的剖视图。
[0024]图13是表示实施方式1的半导体装置的制造方法的剖视图。
[0025]图14是表示实施方式1的半导体装置的制造方法的剖视图。
[0026]图15是表示实施方式1的半导体装置的制造方法的剖视图。
[0027]图16是表示实施方式1的半导体装置的制造方法的剖视图。
[0028]图17是表示实施方式1的半导体装置的制造方法的剖视图。
[0029]图18是表示实施方式2的半导体装置的结构的俯视图。
[0030]图19是图18所示的半导体装置200的虚线A
‑
A处的剖视图。
[0031]图20是图18所示的半导体装置200的虚线B
‑
B处的剖视图。
[0032]图21是表示实施方式3的半导体装置的剖视图。
具体实施方式
[0033]实施方式1.
[0034]首先，对实施方式1的半导体装置的结构进行说明。图1是表示实施方式1的半导体装置的剖视图。
[0035]在以下的说明中，n以及p表示半导体的导电型，在本专利技术中，将第1导电型设为n型、将第2导电型设为p型而进行说明。另外，n
‑
表示杂质浓度比n低，n
+
表示杂质浓度比n高。同样地，p
‑
表示杂质浓度比p低，p
+
表示杂质浓度比p高。
[0036]在图1中，半导体装置100是二极管，例如，是使用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：第1导电型的漂移层，其设置于具有第1主面和与所述第1主面相对的第2主面的半导体基板；第2导电型的第1半导体层，其设置于所述半导体基板的所述第1主面与所述漂移层之间，与所述漂移层相比杂质浓度高；第1导电型的第1缓冲层，其设置于所述半导体基板的所述第2主面与所述漂移层之间，具有与所述漂移层相比杂质浓度高的氢致施主；以及第1导电型或者第2导电型的第2半导体层，其设置于所述半导体基板的所述第2主面与所述第1缓冲层之间，与所述漂移层相比杂质浓度高，所述第1缓冲层具有从所述第2主面侧朝向所述第1主面侧而密度下降的间隙碳与间隙氧之间的复合缺陷。2.根据权利要求1所述的半导体装置，其中，所述第1缓冲层的所述间隙碳与间隙氧之间的复合缺陷的密度大于存在于所述第1缓冲层的间隙碳与晶格位置碳之间的复合缺陷的密度。3.根据权利要求1或2所述的半导体装置，其中，所述间隙碳与间隙氧之间的复合缺陷是使载流子的复合寿命缩短的寿命抑制要素。4.根据权利要求1至3中任一项所述的半导体装置，其中，所述第1缓冲层还具有从所述第2主面侧朝向所述第1主面侧而密度下降的间隙硅的复合缺陷，所述第1缓冲层具有呈以下特性的区域，即，从所述第2主面侧朝向所述第1主面侧，所述间隙碳与间隙氧之间的复合缺陷的密度下降的比例增大，并且，由所述间隙硅引起的复合缺陷的密度下降的比例减小。5.根据权利要求1至4中任一项所述的半导体装置，其中，所述第1缓冲层具有至少1个所述氢致施主的浓度峰值，所述间隙碳与间隙氧之间的复合缺陷存在于与所述氢致施主的浓度峰值中的最靠近所述第1主面的浓度峰值相比更靠所述第1主面侧处。6.根据权利要求1至5中任一项所述的半导体装置，其中，还具有第1导电型的第2缓冲层，该第1导电型的第2缓冲层设置于所述第2半导体层与所述第1缓冲层之间，包含磷作为杂质，与所述第1缓冲层相比杂质浓度高，所述第2缓冲层具有所述间隙碳与间隙氧之间的复合缺陷，所述第2缓冲层内的所述间隙碳与间隙氧之间的复合缺陷的密度小于所述第1缓冲层内的所述间隙碳与间隙氧之间的复合缺陷的最大密度。7.根据权利要求1至6中任一项所述的半导体装置，其中，所述第2半导体层是第2导电型的集电极层。8.根据权利要求1至6中任一项所述的半导体装置，其中，所述第2半导体层是第1导电型的阴极层。9.根据权利要求1至6中任一项所述的半导体装置，其中，所述半导体基板具有所述第2半导体层是第2导电型的集电极层的IGBT区域和所述第2半导体层是第1导电型的阴极层的二极管区域。
10.一种半导体装置的制造方法，其具有以下工序：准备第1导电型的半导体基板，该半导体基板具有第1主面和与所述第1主面相对的第2主面，包含碳以及氧；在所述半导体基板的所述第1主面侧形成与所述半导体基板相比杂质浓度高的第2导电型的第1半导体层；在形成所述第1半导体层的工序之后，从所述第2主面侧...

【专利技术属性】
技术研发人员：大塚翔瑠，冈本隼人，中村胜光，田中香次，西康一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：