一种PCIE链路训练状态监测装置和服务器制造方法及图纸

本发明专利技术涉及计算机技术领域，尤其涉及一种PCIE链路训练状态监测装置和服务器。所述装置包括：集成南桥，所述集成南桥中存储有PCIE设备端口的训练状态信息；基板管理控制器，所述基板管理控制器与所述集成南桥连接，并配置为基于预设规则从所述集成南桥读取和分析所述训练状态信息以生成PCIE端口的链路训练诊断结果；显示终端，所述显示终端与所述基板管理控制器连接，并配置为对所述链路训练诊断结果进行展示。本发明专利技术的方案实现了自动诊断链路训练是否正常，更加灵活直观的监测PCIE训练状态，当PCIE设备出现问题时为分析定位问题提供依据，有助于提升了PCIE设备测试的效率。有助于提升了PCIE设备测试的效率。有助于提升了PCIE设备测试的效率。

【技术实现步骤摘要】
一种PCIE链路训练状态监测装置和服务器


[0001]本专利技术涉及计算机
，尤其涉及一种PCIE链路训练状态监测装置和服务器。

技术介绍

[0002]随着服务器的性能提升，高速信号的速率不断提高，客户对于机房设备的稳定性要求也在不断提高，几乎每台服务器中都会使用了大量的PCIE设备，(例如智能网卡、NVME硬盘、显卡等)。正常的PCIE设备运行都会先上电与中央处理器(CPU)的PCIE端口进行PCIE链路训练(即Train link)。PCIE链路训练会生成训练状态信息，该训练状态信息通常以二进制数的方式存储在寄存器中。在实际应用过程中，由于不同厂家的主机侧具体做法之间会有差异，PCIE链路训练过程中会存在各种问题，导致链路训练失败，然而训练状态信息并不能直接表明链路训练成功或者失败。
[0003]例如当服务器支持多个显卡和网卡时，假设支持16个显卡，每个显卡设计时规定的速率是Gen3，带宽是X16，16个显卡都是相同的带宽速率，当测试人员进行测试时，如果其中2个显卡出现降速降带宽的问题，测试人员没办法最直观的发现问题，当测试人员去查看日志的时候也只能看到降速降带宽后的状态，并不能很明确的被告知存在降速降带宽问题的根源，导致发现问题解决问题的效率变低。此外，如果开发测试人员不查看日志，则会将该问题遗漏，严重影响产品的开发节奏，拉长产品开发周期，同时影响产品质量。

技术实现思路

[0004]有鉴于此，有必要针对以上技术问题，提供一种PCIE链路训练状态监测装置和服务器。
[0005]根据本专利技术的第一方面，提供了一种PCIE链路训练状态监测装置，所述装置包括：
[0006]集成南桥，所述集成南桥中存储有PCIE设备端口的训练状态信息；
[0007]基板管理控制器，所述基板管理控制器与所述集成南桥连接，并配置为基于预设规则从所述集成南桥读取和分析所述训练状态信息以生成PCIE端口的链路训练诊断结果；
[0008]显示终端，所述显示终端与所述基板管理控制器连接，并配置为对所述链路训练诊断结果进行展示。
[0009]在一些实施例中，所述基板管理控制器通过PCIE总线与所述集成南桥连接，所述基板管理控制器进一步配置为：
[0010]通过所述PCIE总线读取集成南桥中存储的训练状态信息；
[0011]对所述训练状态信息进行解析以确定PCIE设备端口对应的各个通道的实际带宽和实际速率；
[0012]将所述实际带宽和实际速率分别与预设带宽和预设速率进行比较以确定PCIE设备端口对应的各个通道状态，其中，所述通道状态包括正常和异常；
[0013]将PCIE设备端口对应的各个通道状态作为所述链路训练诊断结果。
[0014]在一些实施例中，所述基板管理控制器包括内置的第一EEPROM；
[0015]所述基板管理控制器还配置为将所述链路训练诊断结果存储到所述第一EEPROM中。
[0016]在一些实施例中，所述装置还包括：第二EEPROM，所述第二EEPROM设置在所述基板管理控制器外部，且与所述基板管理控制器连接；以及
[0017]所述基板管理控制器还配置为将所述链路训练诊断结果存储到所述第二EEPROM中。
[0018]在一些实施例中，所述装置还包括开关，所述开关与所述基板管理控制器连接；以及
[0019]所述基板管理控制器还配置为根据所述开关的触发状态读取已存储的所述链路训练诊断结果，以及将所读取的链路训练诊断结果发送至所述显示终端进行展示。
[0020]在一些实施例中，所述开关为点触式开关。
[0021]在一些实施例中，所述显示终端通过VGE接口与所述基板管理控制器连接，所述显示终端配置为通过WEB界面展示所述链路训练诊断结果。
[0022]在一些实施例中，所述装置还包括：复杂可编程逻辑器件，所述复杂可编程逻辑器件的一端与PCIE设备连接，另一端与所述基板管理控制器连接，并配置为对所述PCIE设备的上电状态进行检测；
[0023]所述基板管理控制器还配置为在读取所述训练状态信息之前从所述复杂可编程逻辑器件获取所述PCIE设备的上电状态，响应于所述PCIE设备的上电状态正常，则基于预设规则从所述集成南桥读取和分析所述训练状态信息以生成PCIE端口的链路训练诊断结果。
[0024]在一些实施例中，所述预设规则为以预设时间间隔读取数据，和/或定时读取数据。
[0025]根据本专利技术的第二方面，提供了一种服务器，所述服务器包括权利以上所述的PCIE链路训练状态监测装置。
[0026]上述一种PCIE链路训练状态监测装置，通过基板管理控制器从集成南桥中读取训练状态信息，进而对所获取的训练状态信息进行分析从而得到链路训练诊断结果，最后利用显示终端对链路训练诊断结果进行展示，实现了自动诊断链路训练是否正常，更加灵活直观的监测PCIE训练状态，当PCIE设备出现问题时为分析定位问题提供依据，有助于提升PCIE设备测试的效率。
[0027]此外，本专利技术还提供了一种服务器，同样能实现上述技术效果，这里不再赘述。
附图说明
[0028]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0029]图1为本专利技术一个实施例提供的一种PCIE链路训练状态监测装置结构示意图；
[0030]图2为本专利技术另一个实施例提供的又一种PCIE链路训练状态监测装置的结构示意
图。
[0031]【附图标记说明】
[0032]1：集成南桥；2：基板管理控制器；3：显示终端；4：第一EEPROM；5：第二EEPROM；6：开关；7：复杂可编程逻辑器件。
具体实施方式
[0033]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0034]需要说明的是，本专利技术实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本专利技术实施例的限定，后续实施例对此不再一一说明。
[0035]在一个实施例中，请参照图1所示，本专利技术提供了一种PCIE链路训练状态监测装置，所述装置包括：
[0036]集成南桥1，所述集成南桥1中存储有PCIE设备端口(图中未示出)的训练状态信息；
[0037]基板管理控制器2，所述基板管理控制器2与所述集成南桥2连接，并配置为基于预设规则从所述集成南桥1读取和分析所述训练状态信息以生成PCIE端口的链路训练诊断结果；
[0038]显示终端3，所述显示终端3与所述基板管理控制器2连接，并配置为对所述链路训练诊断结果进行展示。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE链路训练状态监测装置，其特征在于，所述装置包括：集成南桥，所述集成南桥中存储有PCIE设备端口的训练状态信息；基板管理控制器，所述基板管理控制器与所述集成南桥连接，并配置为基于预设规则从所述集成南桥读取和分析所述训练状态信息以生成PCIE端口的链路训练诊断结果；显示终端，所述显示终端与所述基板管理控制器连接，并配置为对所述链路训练诊断结果进行展示。2.根据权利要求1所述的PCIE链路训练状态监测装置，其特征在于，所述基板管理控制器通过PCIE总线与所述集成南桥连接，所述基板管理控制器进一步配置为：通过所述PCIE总线读取集成南桥中存储的训练状态信息；对所述训练状态信息进行解析以确定PCIE设备端口对应的各个通道的实际带宽和实际速率；将所述实际带宽和实际速率分别与预设带宽和预设速率进行比较以确定PCIE设备端口对应的各个通道状态，其中，所述通道状态包括正常和异常；将PCIE设备端口对应的各个通道状态作为所述链路训练诊断结果。3.根据权利要求1所述的PCIE链路训练状态监测装置，其特征在于，所述基板管理控制器包括内置的第一EEPROM；所述基板管理控制器还配置为将所述链路训练诊断结果存储到所述第一EEPROM中。4.根据权利要求1所述的PCIE链路训练状态监测装置，其特征在于，所述装置还包括：第二EEPROM，所述第二EEPROM设置在所述基板管理控制器外部，且与所述基板管理控制器连接；以及所述基板管理控制器还配置为将所述链路训练诊断结果存储到所述第二...

【专利技术属性】
技术研发人员：施世磊，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：