用于多显示器视频同步的硬件架构制造技术

在一个实施例中，处理设备包括多个显示接口、多个显示控制器和显示同步电路系统。显示接口用于与多个显示设备对接，并且显示控制器用于经由显示接口将视频帧输出到显示设备。此外，显示同步电路系统包括时钟同步接口和帧同步接口。时钟同步接口用于跨显示控制器同步时钟速率，而帧同步接口用于跨显示控制器同步帧速率。速率。速率。

【技术实现步骤摘要】
用于多显示器视频同步的硬件架构
相关申请的交叉引用
[0001]本专利申请要求于2020年9月26日提交的题为“跨多个处理设备的基于硬件的视频同步(HARDWARE
‑
BASED VIDEO SYNCHRONIZATION ACROSS MULTIPLE PROCESSING DEVICES)”的美国临时专利申请序列第63/083,897号的申请日的权益，该临时专利申请的内容通过引用明确并入于此。


[0002]本公开总体上涉及视频处理和回放的领域，并且更具体地但不排他地涉及跨多个显示器的基于硬件的视频同步。

技术介绍

[0003]用于显示视频内容(诸如视频广告)的数字标牌通常被实现为视频墙。视频墙通常包括一组显示设备，每个显示设备显示整个视频内容的不同部分。视频内容由一个或多个计算设备共同生成，每个计算设备生成一个或多个显示器的视频内容。此外，视频内容必须在所有显示器上同步。否则，它可能在人类观察者看来失真或不同步，这对用户体验产生负面影响。然而，以高精度跨多个显示器同步视频内容可能具有挑战性，特别是对于跨多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理设备，包括：多个显示接口，其中所述多个显示接口用于与多个显示设备对接；多个显示控制器，其中所述多个显示控制器用于经由所述多个显示接口将视频帧输出到所述多个显示设备；以及显示同步电路系统，包括：时钟同步接口，用于跨所述多个显示控制器同步时钟速率；以及帧同步接口，用于跨所述多个显示控制器同步帧速率。2.如权利要求1所述的处理设备，其特征在于，所述显示同步电路系统进一步包括电路系统，所述电路系统用于：将所述多个显示控制器配置为主显示控制器和一个或多个辅助显示控制器。3.如权利要求2所述的处理设备，其特征在于：所述主显示控制器用于经由所述时钟同步接口向所述一个或多个辅助显示控制器发送时钟同步信号，其中，所述时钟同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步所述时钟速率；以及所述一个或多个辅助显示控制器用于经由所述时钟同步接口接收来自所述主显示控制器的所述时钟同步信号。4.如权利要求3所述的处理设备，其特征在于，用于经由所述时钟同步接口从所述主显示控制器接收所述时钟同步信号的所述一个或多个辅助显示控制器进一步用于：基于所述时钟同步信号来同步所述一个或多个辅助显示控制器中的每一个的内部时钟与所述主显示控制器的内部时钟。5.如权利要求2所述的处理设备，其特征在于：所述主显示控制器用于经由所述帧同步接口向所述一个或多个辅助显示控制器发送帧同步信号，其中所述帧同步信号用于跨所述主显示控制器和所述一个或多个辅助显示控制器同步多个视频帧的输出；所述一个或多个辅助显示控制器用于经由所述帧同步接口接收来自所述主显示控制器的所述帧同步信号；以及基于所述帧同步信号，所述主显示控制器和所述一个或多个辅助显示控制器进一步用于经由所述多个显示接口将所述多个视频帧输出到所述多个显示设备，其中所述主显示控制器和所述一个或多个辅助显示控制器中的每一个用于经由所述多个显示接口中的一个显示接口将所述多个视频帧中的一个视频帧输出到所述多个显示设备中的一个显示设备。6.如权利要求5所述的处理设备，其特征在于，所述帧同步信号包括垂直同步VSync信号。7.如权利要求1
‑
6中任一项所述的处理设备，其特征在于，所述显示同步电路系统进一步包括：一个或多个外部显示同步接口，其中所述一个或多个外部显示同步接口用于跨所述处理设备和一个或多个第二处理设备同步所述时钟速率和所述帧速率，其中所述一个或多个第二处理设备与一个或多个第二显示设备对接。8.如权利要求7所述的处理设备，其特征在于，所述一个或多个外部显示同步接口包括一个或多个同轴接口，其中所述一个或多个同轴接口用于与所述一个或多个第二处理设备
对接。9.如权利要求8所述的处理设备，其特征在于，所述一个或多个同轴接口包括一个或多个尼尔
‑
康瑟曼卡口BNC接口。10.如权利要求9所述的处理设备，其特征在于，所述一个或多个BNC接口包括：第一BNC接口，用于向所述一个或多个第二处理设备发送时钟同步信号和帧同步信号，其中所述时钟同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述时钟速率，并且其中所述帧同步信号用于跨所述处理设备和所述一个或多个第二处理设备同步所述帧速率；以及第二BNC接口，用于接收来自所述一个或多个第二处理设备的所述时钟同步信号和所述帧同步信号。11.如权利要求1
‑
6中任一项所述的处理设备，其特征在于，所述多个显示控制器包括多个物理层PHY显示控制器。12.如权利要求1
‑
6中任一项所述的处理设备，其特征在于，所述多个显示接口包括：一个或多个高清多媒体接口HDMI接口；一个或多个显示端口DP接口；一个或多个C型接口；或一个或多个视频图形阵列VGA接口。13.如权利要求1
‑
6中任一项所述的处理设备，其特征在于，所述处理设备是：芯片上系统SoC，其中所述SoC包括中央处理单元CPU和集成图形处理单元GPU，其中所述集成GPU包括所述多个显示控制器；分立图形卡，其中所述分立图形卡包括分立GPU，其中所述分立GPU包括所述多个显示控制器；现场可编程门阵列FPGA，其中所述FPGA包括所述一个或多个显示控制器；媒体播放器；视频游戏控制台；视频墙控制器；或边缘服务器。14.如权利要求1
‑
6中任一项所述的处理设备，其特征在于，所述多个显示设备被配置为视频墙。15.一种系统，包括：多个处理设备，用于与多个显示设备对接，其中所述多个处理设备中的每个处理设备包括：一个或多个显示接口，其中所述一个或多个显示接口用于与所述多个显示设备中的一个或多个显示设备对接；一个或多个显示控制器，其中所述一个或多个显示控制器用于经由所述一个或多个显示接口将视频帧输出到所述一个或多个显示设备；以及一个或多个外部显示同步接口，其中所述一个或多个外部显示同步接口用于跨所述多个处理设备同步时钟速率和帧速率。16.如权利要求15所述的系统，其...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：