半导体装置制造方法及图纸

本公开实施例提供一种半导体装置。一种半导体装置包括多个第一通道构件，在一背侧介电层上方；多个第二通道构件，在该背侧介电层上方；一第一栅极结构，在每个第一通道构件上方且包绕每个第一通道构件；一第二栅极结构，在每个第二通道构件上方且包绕每个第二通道构件；以及一穿透基板接触件，在多个第一通道构件和多个第二通道构件之间延伸、在该第一栅极结构和该第二栅极结构之间延伸、且穿透该背侧介电层。介电层。介电层。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术实施例涉及半导体技术，尤其涉及具有背侧电源轨的半导体装置。

技术介绍

[0002]半导体集成电路(integrated circuit,IC)工业经历了指数型成长。IC材料与设计的技术进步已产出数代的IC，其中每一代都比上一代具有更小且更复杂的电路。在IC的发展过程，功能密度(即每单位芯片区域互连装置的数量)已大量增加，而几何大小(即可以使用工艺产出的最小组件(或线))已缩小。这种微缩化工艺一般通过提高生产效率与降低相关成本以提供效益。这种微缩化也增加了IC工艺与制造的复杂性。
[0003]举例来说，随着集成电路(integrated circuit,IC)技术朝着更小的技术节点发展，已经引入了多栅极装置(multi
‑
gate device)，通过以下方式改善栅极控制：增加栅极通道耦合(gate
‑
channel coupling)、降低关闭状态电流(off
‑
state current)以及降低短通道效应(short
‑
channel effects,SCEs)。多栅极装置通常是指具有设置在通道区域的一侧以上的栅极结构或其一部分的装置。鳍式场效应晶体管(fin
‑
like field effect transistors,FinFETs)和多桥通道(multi
‑
bridge
‑
channel,MBC)晶体管是多栅极装置的示例，这些装置已成为高性能和低漏电流(leakage)应用的流行和有希望的(promising)候选。鳍式场效应晶体管(FinFET)具有超过一侧被栅极包绕抬升的(elevated)通道(例如，栅极包绕从基板延伸半导体材料的“鳍”的顶部和侧壁)。多桥通道(MBC)晶体管的栅极结构可以延伸，部分或全部围绕通道区域，以提供对两侧或更多侧通道区域的接触。由于多桥通道(MBC)晶体管的栅极结构环绕通道区域，因此MBC晶体管也可以称为环绕栅极晶体管(surrounding gate transistor,SGT)或环绕式栅极(gate
‑
all
‑
around,GAA)晶体管。
[0004]随着多栅极装置的微缩化，封装所有接触部件在基板的一侧上变得越来多且越具有挑战性。为了减轻堆积密度，已经提出了将一些布线特征，例如电源线(也称为电源轨)移动到基板的背侧。一些形成背侧源极/漏极接触件的工艺可能会损坏源极/漏极部件。另外，现有结构可能无法提供足够的硅化物接触面积。因此，尽管现有的背侧电源轨的形成工艺可以大致满足其预期目的，但并非在所有方面都令人满意。

技术实现思路

[0005]本公开实施例的目的在于提出一种半导体装置，以解决上述至少一个问题。
[0006]本专利技术实施例提供种半导体装置，包括多个第一通道构件，在背侧介电层上方；多个第二通道构件，在背侧介电层上方；第一栅极结构，在每个第一通道构件上方且包绕每个第一通道构件；第二栅极结构，在每个第二通道构件上方且包绕每个第二通道构件；以及穿透基板接触件，在第一通道构件和第二通道构件之间延伸、在第一栅极结构和第二栅极结构之间延伸、且穿透背侧介电层。
[0007]本专利技术实施例提供一种半导体装置，包括背侧介电层；多个第一通道构件，在背侧介电层上方；多个第二通道构件，在背侧介电层上方；第一栅极结构，包绕每个第一通道构
件；第二栅极结构，包绕每个第二通道构件；介电层，设置在第一栅极结构和第二栅极结构上方；以及穿透基板接触件，连续延伸穿透介电层和背侧介电层。
[0008]本专利技术实施例提供一种半导体装置的形成方法，包括接收工件，该工件包括：鳍状结构，在基板上方，鳍状结构包括多个通道层；以及第一虚设栅极堆叠和第二虚设栅极堆叠，在鳍状结构上方；形成源极开口在第一虚设栅极堆叠和第二虚设栅极堆叠之间的鳍状结构中，以露出鳍状结构的多个侧壁；延伸源极开口到基板中以形成延伸源极开口；形成多个外延部件在多个通道层露出的侧壁上方；在形成多个外延部件之后，沉积虚设外延层在延伸源极开口中；分别以第一栅极结构和第二栅极结构取代第一虚设栅极堆叠和第二虚设栅极堆叠；沉积介电层在第一栅极结构和第二栅极结构上方；形成穿透基板开口，穿透介电层、虚设外延层且进到基板中，其中多个外延部件在穿透基板开口中露出；以及形成穿透基板接触件在穿透基板开口中。
附图说明
[0009]以下将配合所附附图详述本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小单元的尺寸，以清楚地表现出本专利技术实施例的特征。
[0010]图1根据本公开的一个或多个面向，示出形成具有背侧电源轨的半导体装置的方法的流程图。
[0011]图2
‑
图16根据本公开的一个或多个面向，示出在图1的方法中各个制造阶段期间的工件的局部剖面图。
[0012]附图标记如下：
[0013]100:方法
[0014]102,104,106,108,110,112,114,116,118,120,122,124,126:方框
[0015]200:工件、装置
[0016]202:基板
[0017]204:鳍状结构
[0018]204C,204D,204S:区域
[0019]206:牺牲层
[0020]208:通道层
[0021]210:堆叠
[0022]211,270:介电层
[0023]212:电极层
[0024]213:氧化硅层
[0025]214:氮化硅层
[0026]215:掩模层
[0027]216:间隔物层
[0028]218:内部间隔部件
[0029]220,230:掩模膜
[0030]222S,222D,2220:开口
[0031]226:外延源极部件
[0032]226B:底部外延部件
[0033]228:牺牲外延层
[0034]232:漏极部件
[0035]240:接触蚀刻停止层
[0036]242,248:层间介电层
[0037]246:覆盖层
[0038]250:栅极结构
[0039]260,306:接触件
[0040]261:填充层
[0041]262,302:硅化物层
[0042]264,304:黏合层
[0043]268:保护层
[0044]290:电源轨
[0045]308:金属线
[0046]2080:通道构件
[0047]P:间距
[0048]L:长度
[0049]W1,W2,W3:宽度
具体实施方式
[0050]以下公开提供了许多不同的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：多个第一通道构件，在一背侧介电层上方；多个第二通道构件，在该背侧介电层上方；一第一栅极结构，在每个第一通道构件上方且包绕每个第一通道构件；一第二栅极结构，在每个第...

【专利技术属性】
技术研发人员：林芮萍，曾凯迪，李振铭，李威养，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：