降低RISC-V向量处理器访存延迟的方法、装置、设备及介质制造方法及图纸

本发明专利技术提供了一种降低RISC

【技术实现步骤摘要】
降低RISC
‑
V向量处理器访存延迟的方法、装置、设备及介质


[0001]本专利技术涉及计算机领域，并且更具体地涉及一种降低RISC
‑
V向量处理器访存延迟的方法、装置、设备及可读介质。

技术介绍

[0002]传统的处理器主要指Intel与ARM两大阵营，在Pc和服务器等传统领域，Intel处理器处于绝对垄断地位，在移动平台和嵌入式领域，ARM处于核心定位，市场占用率非常高。
[0003]随着国际竞争越来越激烈，各行业对于国产处理器的要求越来越紧迫，RISC
‑
V读作RISC Five，意思是第五代精简指令处理器。它是一种全新的指令集架构，并且开源可以被任何学术机构或商业组织自由使用，具有自主可控的优势。
[0004]其中RISC
‑
V通过扩展Vector(向量)指令集，可以支持向量处理，从而可以作为一个向量处理器(VFP)来使用，即通过Vector指令集扩展实现高效的计算，可以有效应对如机器学习、计算器视觉、多媒体应用等。
[0005]RISC...

【技术保护点】

【技术特征摘要】
1.一种降低RISC
‑
V向量处理器访存延迟的方法，其特征在于，包括以下步骤：修改RISC
‑
V向量处理器的编译器以增加预存储指令；响应于RISC
‑
V向量处理器中有数据进行存储，经由预存储指令判断待存储数据的类型；根据待存储数据的类型修改页表缓冲中的信息；响应于接收到数据存储指令，基于修改后的页表缓冲中的信息将待存储的数据存储到对应的位置。2.根据权利要求1所述的方法，其特征在于，响应于RISC
‑
V向量处理器中有数据进行存储，经由预存储指令判断待存储数据的类型包括：响应于RISC
‑
V向量处理器中有数据进行存储，根据待存储数据的信息将待存储数据分为第一类型、第二类型和第三类型，其中，所述第一类型为待存储数据在第一预设时间内会被加载，所述第二类型为待存储数据在第二预设时间内不会被加载，所述第三类型为常规数据。3.根据权利要求2所述的方法，其特征在于，根据待存储数据的类型修改页表缓冲中的信息包括：响应于待存储数据的类型为所述第一类型，将页表缓冲中存储的虚拟地址和物理地址的映射修改为对应存储指令的地址，以使数据写入缓存中；响应于待存储数据的类型为所述第二类型，将页表缓冲中存储的虚拟地址和物理地址的映射修改为不对应存储指令的地址，以使数据写入存储器中；响应于待存储数据的类型为所述第三类型，不修改页表缓冲中的信息。4.根据权利要求1所述的方法，其特征在于，所述预存储指令与存储指令具有相同的存储目的地址、存储长度和存储宽度。5.一种降低RISC
‑
V向量处理器访存延迟的装置，其特征在于，所述装置包括：增加模块，所述增加模块配置为修改RISC
‑
V向量处理器的编译器以增加预存储指...

【专利技术属性】
技术研发人员：张贞雷，李拓，满宏涛，刘同强，周玉龙，邹晓峰，王贤坤，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：