一种芯片降功耗设计方法及芯片技术

本发明专利技术公开了一种芯片降功耗设计方法及芯片，从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组；将目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为存储器的数字输入信号和数字输出信号，并将目标移位寄存器链组的使能信号作为存储器的使能信号；根据目标移位寄存器链组的寄存器链深度，构建存储器的地址信号；根据目标移位寄存器链组内各寄存器的存储初值，构建存储器的存储初值；将构建好输入输出信号、使能信号、地址信号及存储初值的存储器替换目标移位寄存器链组。可见，本申请可使用存储器代替芯片上所设计的移位寄存器链组，从而大幅减少了芯片的动态功耗，且减少了芯片的占用面积。且减少了芯片的占用面积。且减少了芯片的占用面积。

【技术实现步骤摘要】
一种芯片降功耗设计方法及芯片


[0001]本专利技术涉及芯片设计领域，特别是涉及一种芯片降功耗设计方法及芯片。

技术介绍

[0002]随着芯片的功能逐渐增多及芯片的运行频率不断增高，芯片的高功耗与高发热问题越来越严重，对芯片所在的设备的整体性能也造成越来越严重的影响，因此芯片的低功耗设计的需求也越来越高。目前，大多数芯片的设计中都采用了shift registers(移位寄存器链，由多个寄存器相互连接组成，其特点是一个寄存器的输出直接驱动下一个寄存器的输入)存储数据，移位寄存器链在存储数据时会因逐次移位操作造成寄存器的大量翻转，导致芯片的动态功耗较高。
[0003]因此，如何提供一种寄存器层面的降低功耗方案是本领域的技术人员目前需要解决的问题。

技术实现思路

[0004]本专利技术的目的是提供一种芯片降功耗设计方法及芯片，可使用存储器代替芯片上所设计的移位寄存器链组，存储器是使用读写指针的方式读写数据，使得存储器在存储数据时只需改动待写入的存储单元的值，其余存储单元保持静止不动，从而大幅减少了芯片的动态功耗，且减少了芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片降功耗设计方法，其特征在于，包括：从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组；其中，同一所述移位寄存器链组内各移位寄存器链分别用于存储同一数据中的不同比特位；将所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为所述存储器的数字输入信号和数字输出信号，并将所述目标移位寄存器链组的使能信号作为所述存储器的使能信号；根据所述目标移位寄存器链组的寄存器链深度，构建所述存储器的地址信号；根据所述目标移位寄存器链组内各寄存器的存储初值，构建所述存储器的存储初值；将构建好输入输出信号、使能信号、地址信号及存储初值的所述存储器替换所述目标移位寄存器链组。2.如权利要求1所述的芯片降功耗设计方法，其特征在于，从芯片上所设计的移位寄存器链组中确定预用存储器替换的目标移位寄存器链组，包括：判断芯片上所设计的第一移位寄存器链组内各寄存器的控制信号是否都相同，且所述第一移位寄存器链组内各寄存器的类型是否都相同；其中，所述第一移位寄存器链组为任一所述移位寄存器链组；若判断结果均为是，则确定所述第一移位寄存器链组为预用存储器替换的目标移位寄存器链组；若判断结果中存在否的情况，则确定所述第一移位寄存器链组不为预用存储器替换的目标移位寄存器链组。3.如权利要求2所述的芯片降功耗设计方法，其特征在于，判断所述第一移位寄存器链组内各寄存器的类型是否都相同，包括：判断所述第一移位寄存器链组内各寄存器是否均为同步寄存器或异步寄存器；若是，则确定所述第一移位寄存器链组内各寄存器的类型都相同；若否，则确定所述第一移位寄存器链组内各寄存器的类型不都相同。4.如权利要求1所述的芯片降功耗设计方法，其特征在于，将所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号和数字输出信号相应作为所述存储器的数字输入信号和数字输出信号，包括：根据所述目标移位寄存器链组内各目标移位寄存器链的数字输入信号DI[0]至DI[N]，得到所述存储器的数据输入信号DI[N:0]；其中，DI[M]为所述目标移位寄存器链组内第M+1个目标移位寄存器链的数字输入信号；0≤M≤N且M为整数；N＝所述目标移位寄存器链组内目标移位寄存器链的总数量
‑

【专利技术属性】
技术研发人员：张青，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：