一种带隙基准电路制造技术

本发明专利技术提供了一种带隙基准电路，包括启动电路、偏置电路、基准核心电路和输出级。启动电路可以启动偏置电路，偏置电路可以启动基准核心电路并且产生初级受电源电压影响较小的稳定的电压，用于内部电路供电。基准核心电路产生受工艺和温度影响较小的基准电压，采用启动电路产生的电压，提高了PSRR。本设计在三极管的选择上选择了NPN型的三极管，并将衬底引入的噪音转换成运放的共模输入，大大减小了衬底噪声对基准电压的影响。基准核心电路采用电流镜供电，简化了电路结构，其供电电压与外部输入电压隔离，提高了PSRR。输出级通过电阻分压产生需要的参考电压，经过RC滤波，提高抗干扰能力。能力。能力。

【技术实现步骤摘要】
一种带隙基准电路


[0001]本专利技术涉及一种带隙基准电路，特点是具有较强的抗噪声能力和较低功耗的基准电路。

技术介绍

[0002]基准电路被广泛应用于各种模拟集成电路、数模混合信号集成电路和系统集成芯片(SOP)中，是集成电路的一个基本原件，其稳定性直接影响到整个系统的精度。由于在开关电源和模数转换器中会产生各种干扰，耦合到电源电压中，造成基准电压产生偏差，从而影响电路的性能，甚至产生功能失效。
[0003]现有的带隙基准电路大多采用偏置电路和基准核心电路共电源线、基准核心电路用到了共源共栅运放，这两种特点可以提高高频下的电源抑制比，但是结构复杂，功耗较高，同时增加了设计成本，抗干扰能力较低。

技术实现思路

[0004]本专利技术的技术解决问题是：克服现有技术的不足之处，提供一种带隙基准电路，提高抗干扰能力、降低了功耗，节省了生产成本。
[0005]本专利技术的技术解决方案是：一种带隙基准电路，该电路包括启动电路、偏置电路、基准核心电路、输出级；其中：
[0006]启动电路，在使能信号的驱动下，为偏置电路提供启动电压；接收基准核心电路反馈过来的工作电流信号，当基准核心电路开始工作后，该工作电流信号控制启动电路停止工作；
[0007]偏置电路，将外部电源电压与基准核心电路的电源电压进行隔离，为基准核心电路供电，同时，根据基准核心电路提供的反馈电流信号，调节供电电流的大小；
[0008]基准核心电路，产生正温度系数电压和负温度系数电压，正温度系数电压和负温度系数电压叠加后产生零温度系数电压；将产生零温度系数电压所需要的供电电流之外剩余的电流信号作为反馈信号发送至偏置电路；将表示基准核心电路正在工作的工作电流信号反馈至启动电路；
[0009]输出级，将零温度系数电压进行电阻分压处理，得到不同的基准电压并输出。
[0010]优选地，所述偏置电路包括NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7，PMOS管MP3、MP4、MP5，电阻R5；其中：
[0011]NMOS管MN1的源极接地，NMOS管MN1的栅极和漏极短接，接NMOS管MN3和NMOS管MN5的栅极，NMOS管MN2的源极接NMOS管MN1的漏极；NMOS管MN2的栅极和漏极短接，接NMOS管MN4和NMOS管MN6的栅极；NMOS管MN3的源极接地，NMOS管MN4的源极接NMOS管MN3的漏极；NMOS管MN5的源极接电阻R5的一端，MN6的源极接NMOS管MN5的漏极连接基准核心电路，接收基准核心电路反馈电流信号，PMOS管MP3、MP4、MP5的源极接电源电压V
IN
，PMOS管MP3的栅极接PMOS管MP4的栅极和漏极，接PMOS管MP5的栅极，PMOS管MP5的漏极接基准电源电压VDD，电阻R5的
另一端接NMOS管MN7的漏极，NMOS管MN7的栅极接使能信号V
EN
，NMOS管MN7的源极接地，PMOS管MP3的漏极连接NMOS管MN2的漏极，连接启动电路的启动电压输出端。
[0012]优选地，所述启动电路连接外部使能信号V
EN
时能够给偏置电路提供启动电压信号，当外部使能信号V
EN
悬空时，内置电流源拉高使能信号。
[0013]优选地，所述启动电路包括PMOS管MP6，NMOS管M8、M9、M10、M11、M12，电阻R7；
[0014]NMOS管MN8的源极接地，NMOS管MN8的栅极接NMOS管MN9的栅极和漏极，NMOS管MN9的源极接地，NMOS管MN10的源极接NMOS管MN9的漏极，NMOS管MN10的栅极接NMOS管MN8的漏极；NMOS管MN11的栅极和漏极短接，NMOS管MN12的源极接使能信号V
EN
，NMOS管MN12的栅极和漏极短接，PMOS管MP6的源端接电源电压V
IN
，PMOS管MP6的栅极和漏极短接，接电阻R7的一端，电阻R7的另一端同时连接NMOS管MN10的漏极、NMOS管MN11和NMOS管MN12的源极。
[0015]NMOS管MN11的源极输出启动电压信号至偏置电路；NMOS管MN8的漏极连接基准核心电路的工作电流信号。
[0016]优选地，所述基准核心电路包括PMOS管MP1、MP2、MP7、MP8、MP9，电阻R1、R2、电阻R8，三极管Q1、三极管Q2，电容C1；
[0017]PMOS管MP1的源极接基准电源电压VDD，PMOS管MP1的栅极和漏极短接，并接PMOS管MP2的栅极、PMOS管MP7的栅极和三极管Q1的集电极，PMOS管MP2的源极接基准电源电压VDD，PMOS管MP2的漏极接三极管Q2的集电极，PMOS管MP7的源极接基准电源电压VDD，PMOS管MP7的漏极接PMOS管MP8的栅极，PMOS管MP8的源极接基准电源电压VDD，PMOS管MP8的漏极接PMOS管MP9的栅极和电容C1的一端，PMOS管MP9的源极接基准电源电压VDD；晶体管Q1的源极接电阻R1的一端，晶体管Q1的基极和晶体管Q2的基极短接，晶体管Q2的发射极接电阻R1的另一端和电阻R8的一端，电阻R8的另一端接电阻R2的一端，电阻R2的另一端接地，电容C1的另一端接地；
[0018]PMOS管MP7的漏极，作为基准核心电路的状态信号，连接启动电路；
[0019]PMOS管MP9的漏极输出反馈电流至偏置电路；
[0020]晶体管Q1的基极和晶体管Q2的基极为基准核心电路的输出端。
[0021]优选地，所述输出级包括PMOS管MP10、电阻R3、R4；
[0022]PMOS管MP10的源极接基准电源电压VDD，PMOS管MP10的栅极和漏极短接，并连接基准核心电压的输出端和电阻R3的一端，电阻R3的另一端并联连接电阻R4，电阻R4的另一端接地，电阻R3、R4之间的连接点处的电压为输出级的输出电压，记为基准电压V
REF2
。
[0023]优选地，所述输出级还包括电阻R6、电容C2；
[0024]电阻R6的一端连接电阻R3、R4之间的连接点，电阻R6的另一端连接电容C2的一端，电容C2的另一端接地，电阻R6、电容C2之间的连接点处的电压为输出级的输出电压，记为基准电压V
REF2
。
[0025]优选地，电阻R3的取值范围是[100kΩ,1MΩ]。
[0026]本专利技术与现有技术相比的有益效果是：
[0027](1)、本专利技术引入具有偏置电流调节能力的偏置电路，产生受电源电压影响较小的初级电压和较低的偏置电流，提高了电源抑制比和抗干扰能力、降低了功耗，节省了生产成本。
[0028](2)、本专利技术偏置电路使用P型MOS管隔离了输入源和基准核心电路的供电电源，由
偏置电路产生的电源给基准核心电路供电，降低了电源噪声的影响，反馈至偏置电路的反馈电流也会根据基准核心电路的需求调节偏置电流的大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电路，其特征在于包括启动电路、偏置电路、基准核心电路、输出级；其中：启动电路，在使能信号的驱动下，为偏置电路提供启动电压；接收基准核心电路反馈过来的工作电流信号，当基准核心电路开始工作后，该工作电流信号控制启动电路停止工作；偏置电路，将外部电源电压与基准核心电路的电源电压进行隔离，为基准核心电路供电，同时，根据基准核心电路提供的反馈电流信号，调节供电电流的大小；基准核心电路，产生正温度系数电压和负温度系数电压，正温度系数电压和负温度系数电压叠加后产生零温度系数电压；将产生零温度系数电压所需要的供电电流之外剩余的电流信号作为反馈信号发送至偏置电路；将表示基准核心电路正在工作的工作电流信号反馈至启动电路；输出级，将零温度系数电压进行电阻分压处理，得到不同的基准电压并输出。2.根据权利要求1所述的一种带隙基准电路，其特征在于所述偏置电路包括NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7，PMOS管MP3、MP4、MP5，电阻R5；其中：NMOS管MN1的源极接地，NMOS管MN1的栅极和漏极短接，接NMOS管MN3和NMOS管MN5的栅极，NMOS管MN2的源极接NMOS管MN1的漏极；NMOS管MN2的栅极和漏极短接，接NMOS管MN4和NMOS管MN6的栅极；NMOS管MN3的源极接地，NMOS管MN4的源极接NMOS管MN3的漏极；NMOS管MN5的源极接电阻R5的一端，MN6的源极接NMOS管MN5的漏极连接基准核心电路，接收基准核心电路反馈电流信号，PMOS管MP3、MP4、MP5的源极接电源电压V
IN
，PMOS管MP3的栅极接PMOS管MP4的栅极和漏极，接PMOS管MP5的栅极，PMOS管MP5的漏极接基准电源电压VDD，电阻R5的另一端接NMOS管MN7的漏极，NMOS管MN7的栅极接使能信号V
EN
，NMOS管MN7的源极接地，PMOS管MP3的漏极连接NMOS管MN2的漏极，连接启动电路的启动电压输出端。3.根据权利要求1所述的一种带隙基准电路，其特征在于所述启动电路连接外部使能信号V
EN
时能够给偏置电路提供启动电压信号，当外部使能信号V
EN
悬空时，内置电流源拉高使能信号。4.根据权利要求3所述的一种带隙基准电路，其特征在于所述启动电路包括PMOS管MP6，NMOS管M8、M9、M10、M11、M12，电阻R7；NMOS管MN8的源极接地，NMOS管MN8的栅极接NMOS管MN9的栅极和漏极，NMOS管MN9的源极接地，NMOS管MN10的源极接NMOS管MN9的漏极，NMOS管MN10的栅极接NMOS管MN8的漏极；NM...

【专利技术属性】
技术研发人员：张景超，宋奎鑫，王宗民，张志伟，孔瀛，薛钰，王秀芝，李阳，莫艳图，康磊，柏晓鹤，阳启明，
申请(专利权)人：北京微电子技术研究所中国航天时代电子有限公司，
类型：发明
国别省市：