【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
[0001]本公开涉及显示
，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示面板。
技术介绍
[0002]相关技术中，显示面板中的栅极驱动电路通常由多个级联的移位寄存器单元组成，常规的栅极驱动电路在正常驱动时，移位寄存器单元中的上拉节点和下拉节点相互制约且互为反相电位，正常情况下，下拉节点的电位受控于上拉节点的电位。然而，由于上拉节点电位较高，从而造成上拉节点所控制的晶体管阈值漂移较为严重，最终导致上拉节点无法正常拉低下拉节点。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0004]根据本公开的一个方面，提供一种移位寄存器单元，所述移位寄存器单元包括：输入电路、输出电路、第一存储电路、上拉电路、控制电路、第二存储电路，输入电路连接信号输入端、上拉节点，用于响应所述信号输入端的信号向所述上拉节点输入有效电平；输出电路...
【技术保护点】
【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入电路，连接信号输入端、上拉节点，用于响应所述信号输入端的信号向所述上拉节点输入有效电平；输出电路，连接所述上拉节点、信号输出端、第一时钟信号端，用于响应所述上拉节点的信号将所述第一时钟信号端的信号传输到所述信号输出端；第一存储电路，连接于所述上拉节点和所述信号输出端之间；上拉电路，连接下拉节点、第一电源端、第一控制节点，用于响应所述第一控制节点的信号以将所述第一电源端的信号传输到所述下拉节点；控制电路，连接所述信号输入端、所述第一控制节点、第二时钟信号端，用于响应所述第二时钟信号端的信号将所述信号输入端的信号传输到所述第一控制节点；第二存储电路，连接于所述第一控制节点。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：下拉控制电路，连接第二电源端、第二控制节点、下拉节点，用于响应所述第二电源端的信号将所述第二电源端的信号传输到所述第二控制节点，以及用于响应所述第二控制节点的信号将所述第二电源端的信号传输到所述下拉节点；所述上拉电路还连接所述第二控制节点，所述上拉电路还用于响应所述第一控制节点的信号将所述第一电源端的信号传输到所述第二控制节点。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：下拉电路，连接所述下拉节点、上拉节点、信号输出端、第一电源端，用于响应所述下拉节点的信号将所述第一电源端的信号传输到所述上拉节点和所述信号输出端；第一复位电路，连接所述上拉节点、第一复位信号端、第一电源端，用于响应所述第一复位信号端的信号将所述第一电源端的信号传输到所述上拉节点；第二复位电路，连接第二复位信号端、第二控制节点、信号输出端、第一电源端，用于响应所述第二复位信号端的信号将所述第一电源端的信号传输到所述第二控制节点和所述信号输出端。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入电路还连接第二电源端，所述输入电路用于响应所述信号输入端的信号将所述第二电源端的信号传输到所述上拉节点；所述输入电路包括：第一晶体管，第一极连接所述第二电源端，第二极连接所述上拉节点，栅极连接所述信号输入端；所述输出电路包括：第二晶体管，第一极连接所述第一时钟信号端，第二极连接所述信号输出端，栅极连接所述上拉节点；所述第一存储电路包括：第一电容，连接于所述上拉节点和所述信号输出端之间；所述上拉电路包括：第三晶体管，第一极连接所述第一电源端，第二极连接所述下拉节点，栅极连接所述第一控制节点；
所述控制电路包括：第四晶体管，第一极连接所述信号输入端，第二极连接所述第一控制节点，栅极连接所述第二时钟信号端；所述第二存储电路包括：第二电容，连接于所述第一控制节点和所述第一电源端之间。5.根据权利要求2所述的移位寄存器单元，其特征在于，所述下...
【专利技术属性】
技术研发人员：陈鹏，赵剑，毛大龙，刘子正，陈卓，袁东旭，余豪，孔曾杰，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。