移位寄存器、扫描驱动电路及其驱动方法和显示装置制造方法及图纸

本发明专利技术提供了一种移位寄存器、扫描驱动电路及其驱动方法和显示装置，属于显示技术领域，所要解决的问题是缩短显示时间差，消除亮度差异产生的显示横纹；移位寄存器包括第一扫描单元和插黑电路，插黑电路包括第一插黑子电路和第二插黑子电路，第一插黑子电路被配置为在第一控制信号、第一插黑级联信号及第二控制信号的控制下，将在第一插黑输入信号端处接收的第一插黑输入信号传输至第一上拉结点；第二插黑子电路被配置为在第五控制信号、第二插黑级联信号及第六控制信号的控制下，将在第二插黑输入信号端处接收的第二插黑输入信号传输至第一上拉结点；移位寄存器用在显示装置中。移位寄存器用在显示装置中。移位寄存器用在显示装置中。

【技术实现步骤摘要】
移位寄存器、扫描驱动电路及其驱动方法和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种移位寄存器、扫描驱动电路及其驱动方法和显示装置。

技术介绍

[0002]扫描驱动电路为显示装置中的重要组成部分。扫描驱动电路可以包括多级级联的移位寄存器，每一级移位寄存器可以与显示装置中的至少一行走线电连接电连接。扫描驱动电路可以向显示装置中的多条走线(例如栅线或使能信号线等)中逐行输入扫描信号，以使得显示装置能够进行画面显示。
[0003]在显示装置中设置扫描驱动电路，能够有效降低成本、提高良率。

技术实现思路

[0004]本专利技术提供一种移位寄存器、扫描驱动电路及其驱动方法和显示装置，可以解决显示画面亮度不均的问题。
[0005]为达到上述目的，本专利技术采用如下技术方案：
[0006]本专利技术的第一方面提供了一种移位寄存器，移位寄存器包括第一扫描单元和插黑电路。
[0007]所述第一扫描单元包括第一输入电路和第一输出电路。所述第一输入电路与显示输入信号端及第一上拉节点电连接；所述第一输入电路被配置为，响应于在所述显示输入信号端处接收的显示输入信号，将所述显示输入信号传输至所述第一上拉节点；所述第一输出电路与所述第一上拉节点、第一时钟信号端及第一扫描信号端电连接；所述第一输出电路被配置为，在所述第一上拉节点的电压的控制下，将在所述第一时钟信号端处接收的第一时钟信号传输至所述第一扫描信号端。
[0008]所述插黑电路包括第一插黑子电路和第二插黑子电路。所述第一插黑子电路与第一控制信号端、第一插黑级联信号端、第二控制信号端、第一插黑输入信号端、所述第一上拉节点及第一电压信号端电连接。所述第一插黑子电路被配置为，在所述第一控制信号端所传输的第一控制信号、所述第一插黑级联信号端所传输的第一插黑级联信号及所述第二控制信号端所传输的第二控制信号的控制下，将在所述第一插黑输入信号端处接收的第一插黑输入信号传输至所述第一上拉结点。所述第二插黑子电路与第五控制信号端、第二插黑级联信号端、第六控制信号端、第二插黑输入信号端、所述第一上拉节点及第一电压信号端电连接；所述第二插黑子电路被配置为，在所述第五控制信号端所传输的第五控制信号、所述第二插黑级联信号端所传输的第二插黑级联信号及所述第六控制信号端所传输的第六控制信号的控制下，将在所述第二插黑输入信号端处接收的第二插黑输入信号传输至所述第一上拉结点。
[0009]在一些实施例中，所述第一插黑子电路包括第一插黑控制子电路、第一插黑输入子电路和第一插黑传输子电路。所述第一插黑控制子电路与所述第一控制信号端、所述第
一插黑级联信号端、所述第一电压信号端及第一插黑节点电连接；所述第一插黑控制子电路被配置为，在所述第一控制信号的控制下，将所述第一插黑级联信号传输至所述第一插黑节点；所述第一插黑输入子电路与所述第一插黑节点、所述第一插黑输入信号端及第二插黑节点电连接；所述第一插黑输入子电路被配置为，在所述第一插黑节点的电压的控制下，将所述第一插黑输入信号传输至所述第二插黑节点；所述第一插黑传输子电路与所述第二控制信号端、所述第二插黑节点及所述第一上拉结点电连接；所述第一插黑传输子电路被配置为，在所述第二控制信号的控制下，将来自所述第二插黑节点的所述第一插黑输入信号传输至所述第一上拉结点。
[0010]所述第二插黑子电路包括第二插黑控制子电路、第二插黑输入子电路和第二插黑传输子电路；所述第二插黑控制子电路与所述第五控制信号端、所述第二插黑级联信号端、所述第一电压信号端及所述第一插黑节点电连接；所述第二插黑控制子电路被配置为，在所述第五控制信号的控制下，将所述第二插黑级联信号传输至所述第一插黑节点；所述第二插黑输入子电路与所述第一插黑节点、第二插黑输入信号端及第三插黑节点电连接；所述第二插黑输入子电路被配置为，在所述第一插黑节点的电压的控制下，将所述第二插黑输入信号传输至所述第三插黑节点；所述第二插黑传输子电路与所述第六控制信号端、所述第三插黑节点及所述第一上拉结点电连接；所述第二插黑传输子电路被配置为，在所述第六控制信号的控制下，将来自所述第三插黑节点的所述第二插黑输入信号传输至所述第一上拉结点。
[0011]在一些实施例中，所述移位寄存器还包括第二扫描单元。所述第二扫描单元包括第二输入电路和第二输出电路。所述第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二输入电路被配置为，响应于所述显示输入信号，将所述显示输入信号传输至所述第二上拉节点。所述第二输出电路与所述第二上拉节点、第二时钟信号端及第二扫描信号端电连接；所述第二输出电路被配置为，在所述第二上拉节点的电压控制下，将在所述第二时钟信号端处接收的第二时钟信号传输至所述第二扫描信号端。所述第一插黑子电路还与所述第二上拉节点电连接；所述第一插黑子电路还被配置为，在将所述第一插黑输入信号传输至所述第一上拉结点的同时，将所述第一插黑输入信号传输至所述第二上拉节点。所述第二插黑子电路还与所述第二上拉节点电连接；所述第二插黑子电路还被配置为，在将所述第二插黑输入信号传输至所述第一上拉结点的同时，将所述第二插黑输入信号传输至所述第二上拉节点。
[0012]在一些实施例中，所述第一插黑子电路还包括第三插黑传输子电路。所述第三插黑传输子电路与所述第二控制信号端、所述第二插黑节点及所述第二上拉结点电连接；所述第三插黑传输子电路被配置为，在所述第二控制信号的控制下，将来自所述第二插黑节点的所述第一插黑输入信号传输至所述第二上拉结点。所述第二插黑子电路还包括第四插黑传输子电路。所述第四插黑传输子电路与所述第六控制信号端、所述第三插黑节点及所述第二上拉结点电连接；所述第四插黑传输子电路被配置为，在所述第六控制信号的控制下，将来自所述第三插黑节点的所述第二插黑输入信号传输至所述第二上拉结点。
[0013]在一些实施例中，所述第一插黑输入子电路和所述第二插黑输入子电路为同一子电路，所述第一插黑输入信号端与所述第二插黑输入信号端为同一信号端，所述第二插黑节点与所述第三插黑节点为同一节点。所述第一插黑传输子电路和所述第二插黑传输子电
路为同一子电路，所述第二控制信号端与所述第六控制信号端为同一信号端。所述第三插黑传输子电路和所述第四插黑传输子电路为同一子电路。
[0014]在一些实施例中，所述第一输入电路包括第一晶体管。所述第一晶体管的控制极与所述显示输入信号端电连接，所述第一晶体管的第一极与所述显示输入信号端电连接，所述第一晶体管的第二极与所述第一上拉节点电连接。所述第一输出电路包括第二晶体管和第一电容。所述第二晶体管的控制极与所述第一上拉节点电连接，所述第二晶体管的第一极与第一时钟信号端电连接，所述第二晶体管的第二极与所述第一扫描信号端电连接。所述第一电容的第一端与所述第一上拉节点电连接，所述第一电容的第二端与所述第一扫描信号端电连接。所述第一插黑子电路包括第一插黑控制子电路、第一插黑输入子电路和第一插黑传输子电路，所述第一插黑控制子电路包括第三晶体管和第二电容。所述第三晶体管的控制极与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括，第一扫描单元和插黑电路；所述第一扫描单元包括：第一输入电路和第一输出电路；所述第一输入电路与显示输入信号端及第一上拉节点电连接；所述第一输入电路被配置为，响应于在所述显示输入信号端处接收的显示输入信号，将所述显示输入信号传输至所述第一上拉节点；所述第一输出电路与所述第一上拉节点、第一时钟信号端及第一扫描信号端电连接；所述第一输出电路被配置为，在所述第一上拉节点的电压的控制下，将在所述第一时钟信号端处接收的第一时钟信号传输至所述第一扫描信号端；所述插黑电路包括：第一插黑子电路和第二插黑子电路；所述第一插黑子电路与第一控制信号端、第一插黑级联信号端、第二控制信号端、第一插黑输入信号端、所述第一上拉节点及第一电压信号端电连接；所述第一插黑子电路被配置为，在所述第一控制信号端所传输的第一控制信号、所述第一插黑级联信号端所传输的第一插黑级联信号及所述第二控制信号端所传输的第二控制信号的控制下，将在所述第一插黑输入信号端处接收的第一插黑输入信号传输至所述第一上拉结点；所述第二插黑子电路与第五控制信号端、第二插黑级联信号端、第六控制信号端、第二插黑输入信号端、所述第一上拉节点及第一电压信号端电连接；所述第二插黑子电路被配置为，在所述第五控制信号端所传输的第五控制信号、所述第二插黑级联信号端所传输的第二插黑级联信号及所述第六控制信号端所传输的第六控制信号的控制下，将在所述第二插黑输入信号端处接收的第二插黑输入信号传输至所述第一上拉结点。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一插黑子电路包括：第一插黑控制子电路、第一插黑输入子电路和第一插黑传输子电路；所述第一插黑控制子电路与所述第一控制信号端、所述第一插黑级联信号端、所述第一电压信号端及第一插黑节点电连接；所述第一插黑控制子电路被配置为，在所述第一控制信号的控制下，将所述第一插黑级联信号传输至所述第一插黑节点；所述第一插黑输入子电路与所述第一插黑节点、所述第一插黑输入信号端及第二插黑节点电连接；所述第一插黑输入子电路被配置为，在所述第一插黑节点的电压的控制下，将所述第一插黑输入信号传输至所述第二插黑节点；所述第一插黑传输子电路与所述第二控制信号端、所述第二插黑节点及所述第一上拉结点电连接；所述第一插黑传输子电路被配置为，在所述第二控制信号的控制下，将来自所述第二插黑节点的所述第一插黑输入信号传输至所述第一上拉结点；所述第二插黑子电路包括：第二插黑控制子电路、第二插黑输入子电路和第二插黑传输子电路；所述第二插黑控制子电路与所述第五控制信号端、所述第二插黑级联信号端、所述第一电压信号端及所述第一插黑节点电连接；所述第二插黑控制子电路被配置为，在所述第五控制信号的控制下，将所述第二插黑级联信号传输至所述第一插黑节点；所述第二插黑输入子电路与所述第一插黑节点、第二插黑输入信号端及第三插黑节点电连接；所述第二插黑输入子电路被配置为，在所述第一插黑节点的电压的控制下，将所述第二插黑输入信号传输至所述第三插黑节点；
所述第二插黑传输子电路与所述第六控制信号端、所述第三插黑节点及所述第一上拉结点电连接；所述第二插黑传输子电路被配置为，在所述第六控制信号的控制下，将来自所述第三插黑节点的所述第二插黑输入信号传输至所述第一上拉结点。3.根据权利要求2所述的移位寄存器，其特征在于，还包括：第二扫描单元；所述第二扫描单元包括：第二输入电路和第二输出电路；所述第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二输入电路被配置为，响应于所述显示输入信号，将所述显示输入信号传输至所述第二上拉节点；所述第二输出电路与所述第二上拉节点、第二时钟信号端及第二扫描信号端电连接；所述第二输出电路被配置为，在所述第二上拉节点的电压控制下，将在所述第二时钟信号端处接收的第二时钟信号传输至所述第二扫描信号端；所述第一插黑子电路还与所述第二上拉节点电连接；所述第一插黑子电路还被配置为，在将所述第一插黑输入信号传输至所述第一上拉结点的同时，将所述第一插黑输入信号传输至所述第二上拉节点；所述第二插黑子电路还与所述第二上拉节点电连接；所述第二插黑子电路还被配置为，在将所述第二插黑输入信号传输至所述第一上拉结点的同时，将所述第二插黑输入信号传输至所述第二上拉节点。4.根据权利要求3所述的移位寄存器，其特征在于，所述第一插黑子电路还包括：第三插黑传输子电路；所述第三插黑传输子电路与所述第二控制信号端、所述第二插黑节点及所述第二上拉结点电连接；所述第三插黑传输子电路被配置为，在所述第二控制信号的控制下，将来自所述第二插黑节点的所述第一插黑输入信号传输至所述第二上拉结点；所述第二插黑子电路还包括：第四插黑传输子电路；所述第四插黑传输子电路与所述第六控制信号端、所述第三插黑节点及所述第二上拉结点电连接；所述第四插黑传输子电路被配置为，在所述第六控制信号的控制下，将来自所述第三插黑节点的所述第二插黑输入信号传输至所述第二上拉结点。5.根据权利要求4所述的移位寄存器，其特征在于，所述第一插黑输入子电路和所述第二插黑输入子电路为同一子电路，所述第一插黑输入信号端与所述第二插黑输入信号端为同一信号端，所述第二插黑节点与所述第三插黑节点为同一节点；所述第一插黑传输子电路和所述第二插黑传输子电路为同一子电路，所述第二控制信号端与所述第六控制信号端为同一信号端；所述第三插黑传输子电路和所述第四插黑传输子电路为同一子电路。6.根据权利要求4所述的移位寄存器，其特征在于，所述第一输入电路包括：第一晶体管；所述第一晶体管的控制极与所述显示输入信号端电连接，所述第一晶体管的第一极与所述显示输入信号端电连接，所述第一晶体管的第二极与所述第一上拉节点电连接；所述第一输出电路包括：第二晶体管和第一电容；所述第二晶体管的控制极与所述第一上拉节点电连接，所述第二晶体管的第一极与第一时钟信号端电连接，所述第二晶体管的第二极与所述第一扫描信号端电连接；所述第一电容的第一端与所述第一上拉节点电连接，所述第一电容的第二端与所述第
一扫描信号端电连接；所述第一插黑子电路包括：第一插黑控制子电路、第一插黑输入子电路和第一插黑传输子电路，所述第一插黑控制子电路包括：第三晶体管和第二电容；所述第三晶体管的控制极与所述第一控制信号端电连接，所述第三晶体管的第一极与所述第一插黑级联信号端电连接，所述第三晶体管的第二极与所述第一插黑节点电连接；所述第二电容的第一端与所述第一插黑节点电连接，所述第二电容的第二端与所述第一电压信号端电连接；所述第一插黑输入子电路包括：第四晶体管；所述第四晶体管的控制极与所述第一插黑节点电连接，所述第四晶体管的第一极与所述第一插黑输入信号端电连接，所述第四晶体管的第二极与所述第二插黑节点电连接；所述第一插黑传输子电路包括：第五晶体管；所述第五晶体管的控制极与所述第二控制信号端电连接，所述第五晶体管的第一极与所述第二插黑节点电连接，所述第五晶体管的第二极与所述第一上拉结点电连接；所述第二插黑子电路包括：第二插黑控制子电路、第二插黑输入子电路和第二插黑传输子电路，所述第二插黑控制子电路包括：第七晶体管和所述第二电容；所述第七晶体管的控制极与所述第五控制信号端电连接，所述第七晶体管的第一极与所述第二插黑级联信号端电连接，所述第七晶体管的第二极与所述第一插黑节点电连接；所述第二插黑输入子电路包括：第八晶体管；所述第八晶体管的控制极与所述第一插黑节点电连接，所述第八晶体管的第一极与所述第二插黑输入信号端电连接，所述第八晶体管的第二极与所述第三插黑节点电连接；所述第二插黑传输子电路包括：第九晶体管；所述第九晶体管的控制极与所述第六控制信号端电连接，所述第九晶体管的第一极与所述第三插黑节点电连接，所述第九晶体管的第二极与所述第一上拉结点电连接；所述移位寄存器还包括：第二扫描单元，所述第二扫描单元的第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二输入电路包括：第十晶体管；所述第十晶体管的控制极与所述显示输入信号端电连接，所述第十晶体管的第一极与所述显示输入信号端电连接，所述第十晶体管的第二极与所述第二上拉节点电连接；所述第二输出电路包括：第十一晶体管和第三电容；所述第十一晶体管的控制极与所述第二上拉节点电连接，所述第十一晶体管的第一极与所述第二时钟信号端电连接，所述第十一晶体管的第二极与所述第二扫描信号端电连接；所述第三电容的第一端与所述第二上拉节点电连接，所述第三电容的第二端与所述第二时钟信号端电连接；所述第一插黑子电路还包括：第三插黑传输子电路，所述第三插黑传输子电路包括：第十二晶体管；所述第十二晶体管的控制极与所述第二控制信号端电连接，所述第十二晶体管的第一
极与所述第二插黑节点电连接，所述第十二晶体管的第二极与所述第二上拉结点电连接；所述第二插黑子电路还包括：第四插黑传输子电路，所述第四插黑传输子电路包括：第十三晶体管；所述第十三晶体管的控制极与所述第六控制信号端电连接，所述第十三晶体管的第一极与所述第三插黑节点电连接，所述第十三晶体管的第二极与所述第二上拉结点电连接。7.根据权利要求5或6所述的移位寄存器，其特征在于，所述第一输出电路还与第五时钟信号端及第一移位信号端电连接；所述第一输出电路还被配置为，在所述第一上拉节点的电压控制下，将在所述第五时钟信号端处接收的第五时钟信号传输至所述第一移位信号端；所述移位寄存器还包括第二扫描单元，所述第二扫描单元的第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二输出电路还与第六时钟信号端及第二移位信号端电连接；所述第二输出电路还被配置为，在所述第二上拉节点的电压控制下，将在所述第六时钟信号端处接收的第六时钟信号传输至所述第二移位信号端。8.根据权利要求7所述的移位寄存器，其特征在于，所述第一输出电路还包括：第十六晶体管；所述第十六晶体管的控制极与所述第一上拉节点电连接，所述第十六晶体管的第一极与所述第五时钟信号端电连接，所述第十六晶体管的第二极与所述第一移位信号端电连接；所述第二输出电路还包括：第十七晶体管；所述第十七晶体管的控制极与所述第二上拉节点电连接，所述第十七晶体管的第一极与所述第六时钟信号端电连接，所述第十七晶体管的第二极与所述第二移位信号端电连接。9.根据权利要求7所述的移位寄存器，其特征在于，所述第一输出电路还与第三时钟信号端及第一感测信号端电连接；所述第一输出电路还被配置为，在所述第一上拉节点的电压控制下，将在所述第三时钟信号端处接收的第三时钟信号传输至所述第一感测信号端；所述第二输出电路还与第四时钟信号端及第二感测信号端电连接；所述第二输出电路还被配置为，在所述第二上拉节点的电压控制下，将在所述第四时钟信号端处接收的第四时钟信号传输至所述第二感测信号端。10.根据权利要求9所述的移位寄存器，其特征在于，所述第一输出电路还包括：第十四晶体管和第四电容；所述第十四晶体管的控制极与所述第一上拉节点电连接，所述第十四晶体管的第一极与所述第三时钟信号端电连接，所述第十四晶体管的第二极与所述第一感测信号端电连接；所述第四电容的第一端与所述第一上拉节点电连接，所述第四电容的第二端与所述第一感测信号端电连接；所述第二输出电路还包括：第十五晶体管和第五电容；所述第十五晶体管的控制极与所述第二上拉节点电连接，所述第十五晶体管的第一极
与所述第四时钟信号端电连接，所述第十五晶体管的第二极与所述第二感测信号端电连接；所述第五电容的第一端与所述第二上拉节点电连接，所述第五电容的第二端与所述第二感测信号端电连接。11.根据权利要求9或10所述的移位寄存器，其特征在于，所述第一扫描单元还包括：第一复位电路和第二复位电路；所述第一复位电路与第一复位信号端、所述第一上拉节点及所述第一电压信号端电连接；所述第一复位电路被配置为，在所述第一复位信号端所传输的第一复位信号的控制下，将在所述第一电压信号端处接收的第一电压信号传输至所述第一上拉节点；所述插黑电路包括第一插黑控制子电路和第二插黑控制子电路，所述第二复位电路与第二复位信号端、所述第一插黑节点、所述第一上拉节点及所述第一电压信号端电连接；所述第二复位电路被配置为，在所述第一插黑节点的电压及所述第二复位信号端所传输的第二复位信号的控制下，将所述第一电压信号传输至所述第一上拉节点；所述移位寄存器还包括：第二扫描单元，所述第二扫描单元的第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二扫描单元还包括：第三复位电路和第四复位电路；所述第三复位电路与所述第一复位信号端、所述第二上拉节点及所述第一电压信号端电连接；所述第三复位电路被配置为，在所述第一复位信号的控制下，将所述第一电压信号传输至所述第二上拉节点；所述第四复位电路与所述第二复位信号端、所述第一插黑节点、所述第二上拉节点及所述第一电压信号端电连接；所述第四复位电路被配置为，在所述第一插黑节点的电压及所述第二复位信号的控制下，将所述第一电压信号传输至所述第二上拉节点。12.根据权利要求11所述的移位寄存器，其特征在于，所述第一复位电路包括：第十八晶体管；所述第十八晶体管的控制极与所述第一复位信号端电连接，所述第十八晶体管的第一极与所述第一上拉节点电连接，所述第十八晶体管的第二极与所述第一电压信号端电连接；所述第二复位电路包括：第十九晶体管和第二十晶体管；所述第十九晶体管的控制极与所述第一插黑节点电连接，所述第十九晶体管的第一极与所述第一上拉节点电连接，所述第十九晶体管的第二极与所述第二十晶体管的第一极电连接；所述第二十晶体管的控制极与所述第二复位信号端电连接，所述第二十晶体管的第二极与第一电压信号端电连接；所述第三复位电路包括：第二十一晶体管；所述第二十一晶体管的控制极与所述第一复位信号端电连接，所述第二十一晶体管的第一极与所述第二上拉节点电连接，所述第二十一晶体管的第二极与所述第一电压信号端电连接；所述第四复位电路包括：第二十二晶体管和第二十三晶体管；
所述第二十二晶体管的控制极与所述第一插黑节点电连接，所述第二十二晶体管的第一极与所述第二上拉节点电连接，所述第二十二晶体管的第二极与所述第二十三晶体管的第二极电连接；所述第二十三晶体管的控制极与所述第二复位信号端电连接，所述第二十三晶体管的第二极与所述第一电压信号端电连接。13.根据权利要求6所述的移位寄存器，其特征在于，所述第一扫描单元还包括：第一控制电路，与所述第一上拉节点、第一下拉节点、所述第一电压信号端及第二电压信号端电连接；所述第一控制电路被配置为，响应于在所述第二电压信号端处接收的第二电压信号，将所述第二电压信号传输至所述第一下拉节点，并且，在所述第一上拉节点的电压的控制下，将所述第一电压信号端处接收的第一电压信号传输至所述第一下拉节点；所述移位寄存器还包括第二扫描单元，所述第二扫描单元的第二输入电路与所述显示输入信号端及第二上拉节点电连接；所述第二扫描单元还包括：第二控制电路，与所述第二上拉节点、第二下拉节点、所述第一电压信号端及第三电压信号端电连接；所述第二控制电路被配置为，响应于在所述第三电压信号端处接收的第三电压信号，将所述第三电压信号传输至所述第二下拉节点，并且，在所述第二上拉节点的电压的控制下，将所述第一电压信号传输至所述第二下拉节点。14.根据权利要求13所述的移位寄存器，其特征在于，所述第一控制电路包括：第二十四晶体管、第二十五晶体管、第二十六晶体管和第二十七晶体管；所述第二十四晶体管的控制极与所述第二电压信号端电连接，所述第二十四晶体管的第一极与所述第二电压信号端电连接，所述第二十四晶体管的第二极与所述第二十五晶体管的控制极及所述第二十六晶体管的第一极电连接；所述第二十五晶体管的第一极与所述第二电压信号端电连接，所述第二十五晶体管的第二极与所述第一下拉节点电连接；所述第二十六晶体管的控制极与所述第一上拉节点电连接，所述第二十六晶体管的第二极与所述第一电压信号端电连接；所述第二十七晶体管的控制极与所述第一上拉节点电连接，所述第二十七晶体管的第一极与所述第一下拉节点电连接，所述第二十七晶体管的第二极与所述第一电压信号端电连接；所述第二控制电路包括：第二十八晶体管、第二十九晶体管、第三十晶体...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，金凯佳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：