执行内部编码和解码的低功率显示驱动电路及其操作方法技术

提供了一种执行内部编码和解码的低功率显示驱动电路及其操作方法。该显示驱动电路包括：存储器，其被配置为存储由编码器编码的输入比特流；以及控制器，其被配置为根据在第一帧周期中的内部编码是否成功来确定第二帧周期中的输出帧数据所经过的数据路径，其中，当内部编码成功时，控制器在第二帧周期中执行内部编码，将生成的内部比特流存储在存储器中，允许内部比特流经过低功率路径以生成输出帧数据，并且当内部编码失败时，控制器在第二帧周期中通过允许输入比特流经过正常路径来生成输出帧数据，改变内部编码器的编码设置，并且重复内部编码。且重复内部编码。且重复内部编码。

【技术实现步骤摘要】
执行内部编码和解码的低功率显示驱动电路及其操作方法
[0001]相关申请的交叉引用
[0002]本申请基于且要求于2020年9月23日提交至韩国知识产权局的韩国专利申请No.10
‑
2020
‑
0123322以及于2021年5月12日提交至韩国知识产权局的韩国专利申请No.10
‑
2021
‑
0061644的优先权，上述申请的主题以引用方式并入本文中。


[0003]本专利技术构思涉及一种显示驱动电路，更具体地，涉及一种通过执行内部编码和解码以低功率实现的显示驱动电路及其操作方法。

技术介绍

[0004]显示装置包括显示图像的显示面板和驱动显示面板的显示驱动电路。显示驱动电路可以从外部接收图像数据，并且执行多个图像处理步骤。
[0005]同时，显示驱动电路可接收静止图像，并且即使在保持静止图像时也必须在每个设定帧周期输出图像信号。在这种情况下，由于在每个帧周期对相同的图像数据重复执行图像处理，所以功耗可能增加。

技术实现思路

[0006本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于输出静止图像的显示驱动电路，所述显示驱动电路包括：存储器，其被配置为存储由第一编码器基于所述静止图像编码的输入比特流；以及控制器，其被配置为根据第一帧周期中的内部编码是否成功来确定第二帧周期中的输出帧数据所经过的数据路径，其中，当所述内部编码成功时，所述控制器被配置为在所述第二帧周期中执行内部编码，将生成的内部比特流存储在所述存储器中，允许所述内部比特流经过低功率路径以生成所述输出帧数据，以及当所述内部编码失败时，所述控制器被配置为在所述第二帧周期中通过允许所述输入比特流经过正常路径来生成所述输出帧数据，改变内部编码器的编码设置，并且重复所述内部编码。2.根据权利要求1所述的显示驱动电路，其中，所述正常路径包括：第一解码器，其被配置为对所述输入比特流进行解码以生成帧数据；以及多个图像处理器，其被配置为对所述帧数据执行图像处理以生成多段处理数据，并且所述控制器配置为对所述多段处理数据和所述帧数据中的至少一者执行所述内部编码。3.根据权利要求2所述的显示驱动电路，其中，当在所述第一帧周期中对已经过所述多个图像处理器中的第一图像处理器、第二图像处理器和第三图像处理器的第一处理数据的所述内部编码失败时，所述控制器被配置为在所述第二帧周期中对已经过所述多个图像处理器中的所述第一图像处理器和所述第二图像处理器的第二处理数据重复所述内部编码。4.根据权利要求2所述的显示驱动电路，其中，当在所述第一帧周期中对已经所述多个图像处理器中的第一图像处理器至第三图像处理器的第一处理数据的所述内部编码失败时，所述控制器被配置为在所述第二帧周期中对已经所述多个图像处理器中的所述第一图像处理器至第四图像处理器的第二处理数据重复所述内部编码。5.根据权利要求1所述的显示驱动电路，其中，当在所述第一帧周期中对通过所述正常路径生成的处理数据的所述内部编码成功时，所述控制器被配置为在所述第二帧周期中断开通往所述正常路径的电力。6.根据权利要求1所述的显示驱动电路，其中，所述低功率路径包括：内部解码器，其被配置为对所述内部比特流进行解码以生成所述帧数据；以及多个第一图像处理器，其被配置为对所述帧数据执行图像处理。7.根据权利要求6所述的显示驱动电路，其中，基于已经过除所述多个第一图像处理器之外的第二图像处理器的处理数据，生成所述内部比特流。8.根据权利要求7所述的显示驱动电路，其中，所述第二图像处理器的操作在所述多个第一图像处理器的操作之前执行。9.根据权利要求7所述的显示驱动电路，其中，所述控制器被配置为在所述第二帧周期中断开所述第二图像处理器的电力。10.根据权利要求2所述的显示驱动电路，其中，当在所述第一帧周期中对第一处理数据的所述内部编码失败时，所述控制器被配置为通过改变所述第一处理数据的位深度来生成待编码数据，并在所述第二帧...

【专利技术属性】
技术研发人员：张炳彻，刘容勋，权洪基，金泰佑，朴真龙，林炫旭，张佑赫，郑豪埈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：