一种服务器主板上电电路及上电方法技术

本发明专利技术提供一种服务器主板上电电路及上电方法，该服务器主板上电电路包括：上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；CPLD，与上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，完成直流上电。本发明专利技术提供快速上电的方法来减少测试时间，不需要安装CPU、烧录BIOS闪存、BMC闪存，生产端只需烧录CPLD程序就可以进行上电来检测电路板各部分是否能够正常上电，提高了生产端检测效率。检测效率。检测效率。

【技术实现步骤摘要】
一种服务器主板上电电路及上电方法


[0001]本专利技术涉及电路
，特别涉及一种服务器主板上电电路及上电方法。

技术介绍

[0002]服务器主板在完成SMT(Surface Mount Technology，表面贴装技术)后，要完成一个上电操作，来检查主板各种电平是否正常。目前在服务器的研发测试和生产测试中，服务器的上电方法是安装至少一个CPU(central processing unit，中央处理器)、烧录BIOS Flash(Basic Input Output System Flash，基本输入输出系统闪存)、BMC Flash(base board management controller Flash，基板管理控制器闪存)和CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)程序。
[0003]服务器上电主要包括交流AC阶段和直流DC阶段，服务器的上电流程主要包括：
[0004]通过硬件触发产生上电信号，执行AC上电，先让CPLD启动，通过执行CPLD程序控制上电过程；
[0005]在上电过程中，首先进行BIOS Flash、BMC Flash的程序烧录，然后对PCH(Pre
‑
Compile Header，预编译头文件)上电，并执行PCH(Pre
‑
Compile Header，预编译头文件)；
[0006]通过执行PCH与CPU交互检测CPU是否在位，如果CPU存在，会向PCH发送一个在位信号；
[0007]PCH检测到在位信号后，让整个系统上电，进入到DC阶段的上电，开始运行固件程序给CPU、DM这些主要的设备上电。
[0008]研发测试阶段和生成测试阶段对服务器上电的要求不同，生成测试阶段要求要快速定位板卡上各部分有没有上电，检测各部分电源是否正常，如果按照上述正常上电流程进行上电则效率非常低，不能满足生成测试阶段的上电需求。

技术实现思路

[0009]本专利技术实施例提供一种服务器主板上电电路及上电方法，用以解决现有技术中存在按照上述正常上电流程进行上电则效率非常低，不能满足生成测试阶段的上电需求问题。
[0010]第一方面，本申请实施例提供了一种服务器主板上电电路，包括：
[0011]上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；
[0012]CPLD，与所述上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
[0013]所述上电控制电路包括：
[0014]连接所述输出端口的第一排针，与地线连接的第二排针；
[0015]所述第一排针通过上拉电阻与电源连接；
[0016]通过跳线帽连接所述第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号。
[0017]在一些可能的实施例中，所述服务器主板上电电路还包括连接BIOS闪存电源接口、BMC闪存电源接口、CPU电源接口、CPLD电源接口的端口；
[0018]所述CPLD检测到所述输出端口为快速上电信号时，执行CPLD中第一逻辑控制：通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给所述CPLD电源接口，完成AC上电；确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
[0019]在一些可能的实施例中，所述CPLD还用于收到硬件触发的上电信号，且检测输出端口为正常上电信号时，执行CPLD中第二控制逻辑：检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
[0020]第二方面，本申请实施例提供一种主板上电方法，该方法包括：
[0021]收到硬件触发的上电信号，通过所述CPLD检测上电控制电路的输出端口是否为快速上电信号；
[0022]检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：
[0023]通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS触发CPLD产生直流上电信号，给CPU直流上电。
[0024]在一些可能的实施例中，通过跳线帽连接上电控制电路中的第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号，所述第一排针连接输出端口并通过上拉电阻与电源连接，所述第二排针与地线连接。
[0025]在一些可能的实施例中，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电，包括：
[0026]通过产生第一交流上电信号给BIOS闪存电源接口、第二交流信号给BMC闪存电源接口、第三交流信号给CPLD电源接口，完成AC上电；
[0027]确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给CPU电源接口直流上电。
[0028]在一些可能的实施例中，该方法还包括：
[0029]检测到所述输出端口为正常上电信号时，执行CPLD中第二控制逻辑：
[0030]检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。
[0031]在一些可能的实施例中，在研发测试阶段，所述上电控制电路的输出端口为正常上电信号；在生成测试阶段，所述上电控制电路的输出端口为快速上电信号。
[0032]第三方面，本申请实施例提供一种服务器，所述服务器的主板上包括上述第一方面提供的服务器主板上电电路
[0033]利用本专利技术实施例提供的上述服务器主板上电电路及上电方法，具有以下有益效
果：
[0034]服务器主板在完成SMT后，要完成一个上电操作，来检查主板各种电平是否正常，针对于生产端主板数量较多的情况，本专利技术实施例提供了一种快速上电的方法来减少测试时间，不用安装CPU、烧录BIOS Flash、BMC Flash，生产端只需烧录CPLD程序即可，可以满足生成测试阶段对服务器上电测试的需求，提高了生产效率。
附图说明
[0035]图1为本专利技术实施例中主板上电电路的结构示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种服务器主板上电电路，其特征在于，包括：上电控制电路，用于根据上电需求在输出端口输出快速上电信号或正常上电信号；CPLD，与所述上电控制电路的输出端口连接，收到硬件触发的上电信号，且检测到所述输出端口为快速上电信号时，执行CPLD中第一控制逻辑：通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；完成AC上电后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。2.如权利要求1所述的服务器主板上电电路，其特征在于，所述上电控制电路包括：连接所述输出端口的第一排针，与地线连接的第二排针；所述第一排针通过上拉电阻与电源连接；通过跳线帽连接所述第一排针和第二排针时，所述输出端口输出快速上电信号，断开连接时所述输出端口输出正常上电信号。3.如权利要求1或2所述的服务器主板上电电路，其特征在于，所述服务器主板上电电路还包括连接BIOS闪存电源接口、BMC闪存电源接口、CPU电源接口、CPLD电源接口的端口；所述CPLD检测到所述输出端口为快速上电信号时，执行CPLD中第一逻辑控制：通过产生第一交流上电信号给所述BIOS闪存电源接口、第二交流信号给所述BMC闪存电源接口、第三交流信号给所述CPLD电源接口，完成AC上电；确定完成AC上电时，BIOS闪存触发CPLD产生对应的直流上电信号，给所述CPU电源接口直流上电。4.如权利要求1或2所述的服务器主板上电电路，其特征在于，所述CPLD还用于收到硬件触发的上电信号，且检测输出端口为正常上电信号时，执行CPLD中第二控制逻辑：检测到所述BIOS闪存、BMC闪存中存在烧录的程序时，通过产生交流上电信号给BIOS闪存、BMC闪存及CPLD，完成AC上电；确定完成AC上电后开始与CPU的PCH交互，待收到所述PCH释放的CPU在位信号后，BIOS闪存触发CPLD产生直流上电信号，给CPU直流上电。5.一种服务器主板上电方法，其特征在于，...

【专利技术属性】
技术研发人员：李月凡，
申请(专利权)人：无锡睿勤科技有限公司，
类型：发明
国别省市：