移位寄存器、栅极驱动电路以及显示装置制造方法及图纸

本公开提供一种移位寄存器、栅极驱动电路以及显示装置，属于显示技术领域。本公开提供了一种移位寄存器，其至少包括：第一扫描单元。第一扫描单元包括：第一输入子电路、第一下拉控制子电路、第一下拉子电路、第一输出子电路、第一复位子电路以及第一辅助复位子电路。其中，第一辅助复位子电路，被配置为在第一辅助复位信号的控制下，将第三非有效电平信号传输至第一下拉节点。至第一下拉节点。至第一下拉节点。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路以及显示装置


[0001]本公开属于显示
，具体涉及一种移位寄存器、栅极驱动电路以及显示装置。

技术介绍

[0002]在显示领域特别是有机发光二极管显示装置中，动态显示画面的切换过程容易产生动态图像拖影现象，即在由上一帧显示画面切换到下一帧显示画面时，会感受到上一帧画面的拖影。为了克服动态图像拖影现象，相关技术中在像素发光期间增加了画面切黑的过程，通过增加画面切黑过程减少像素的正常显示时间，从而能有效改善动态图像拖影现象。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器、栅极驱动电路以及显示装置。
[0004]第一方面，本公开提供一种移位寄存器，应用于显示装置，其特征在于，所述显示装置包括多行子像素；所述移位寄存器与至少一行子像素电连接；所述移位寄存器包括：第一扫描单元；所述第一扫描单元包括：第一输入子电路、第一下拉控制子电路、第一下拉子电路、第一输出子电路、第一复位子电路以及第一辅助复位子电路；所述第一输入子电路，被配置为在显示输入信号的控制下，将所述显示输入信号传输至第一上拉节点，完成对所述第一上拉节点进行预充电；所述第一上拉节点为所述第一输入子电路和所述第一输出子电路的连接节点；所述第一输出子电路，被配置为在所述第一上拉节点的电压的控制下，将第一时钟信号传输至第一扫描信号端，驱动所述至少一行子像素进行显示；所述第一下拉控制子电路，被配置为在第一有效电平信号的控制下，将第一有效电平信号传输至第一下拉节点；所述第一下拉节点为所述第一下拉控制子电路和所述第一下拉子电路的连接节点；所述第一下拉子电路，被配置为在所述第一上拉节点的电压控制下，将第一非有效电平信号传输至所述第一上拉节点；所述第一复位子电路，被配置为在第一复位信号的控制下，将所述第一非有效电平信号传输至所述第一上拉节点；所述第一辅助复位子电路，被配置为在第一辅助复位信号的控制下，将所述第三非有效电平信号传输至所述所述第一下拉节点。
[0005]其中，还包括：第二扫描单元；所述第二扫描单元包括：第二输入子电路、第二下拉控制子电路、第二下拉子电路、第二输出子电路、第二复位子电路以及第二辅助复位子电路；所述第二输入子电路，被配置为在所述显示输入信号的控制下，将所述显示输入信号传输至第二上拉节点，完成对所述第二上拉节点进行预充电；所述第二上拉节点为所述第二输入子电路和所述第二输出子电路的连接节点；所述第二输出子电路，被配置为在所述第二上拉节点的电压的控制下，将第二时钟信号传输至第二扫描信号端，驱动所述至少一行子像素进行显示；所述第二下拉控制子电路，被配置为在所述第一有效电平信号的控制下，
将所述第一有效电平信号传输至第二下拉节点；所述第二下拉节点为所述第二下拉控制子电路和所述第二下拉子电路的连接节点；所述第二下拉子电路，被配置为在所述第二上拉节点的电压控制下，将第一非有效电平信号传输至所述第二上拉节点；所述第二复位子电路，被配置为在第一复位信号的控制下，将所述第一非有效电平信号传输至所述第二上拉节点；所述第二辅助复位子电路，被配置为在第二辅助复位信号的控制下，将第四非有效电平信号传输至所述所述第二下拉节点。
[0006]其中，所述第一辅助复位子电路包括：第一辅助复位晶体管；所述第二辅助复位子电路包括：第二辅助复位晶体管；
[0007]所述第一辅助复位晶体管的第一极与所述第一下拉节点连接，第二极与第三非有效电平信号端连接，控制极与第一辅助复位信号端连接；
[0008]所述第二辅助复位晶体管的第一极与所述第二下拉节点连接，第二极与所述第四非有效电平信号端连接，控制极与第二辅助复位信号端连接。
[0009]其中，所述第一输入子电路至少包括第一晶体管；所述第一晶体管的第一极连接显示输入信号端，所述第一晶体管的第二极连接第一上拉节点，所述第一晶体管的控制极连接所述显示输入信号端；所述第一输出子电路至少包括第二晶体管、第一电容；所述第二晶体管的第一极连接第一时钟信号端，所述第二晶体管的第二极连接所述第一电容的第一极板，所述第二晶体管的控制极连接所述第一上拉节点；所述第一电容的第一极板连接所述第二晶体管的第二极，所述第一电容的第二极板连接所述第二晶体管的控制极和所述第一上拉节点；所述第一下拉控制子电路至少包括第三晶体管；所述第三晶体管的第一极连接第一有效电平信号端，所述第三晶体管的第二极连接所述第一下拉节点，所述第三晶体管的控制极连接所述第一有效电平信号端；所述第一下拉子电路至少包括第四晶体管；所述第四晶体管的第一极连接所述第一下拉节点，所述第四晶体管的第二极连接第一非有效电平信号端，所述第四晶体管的控制极连接所述第一上拉节点；所述第一复位子电路至少包括第五晶体管；所述第五晶体管的第一极连接所述第一上拉节点，所述第五晶体管的第二极连接所述第一非有效电平信号端，所述第五晶体管的控制极连接第一复位信号端；所述第二输入子电路至少包括第二十六晶体管；所述第二十六晶体管的第一极连接显示输入信号端，所述第二十六晶体管的第二极连接所述第二上拉节点，所述第二十六晶体管的控制极连接所述显示输入信号端；所述第二输出子电路至少包括第二十七晶体管和第六电容；所述第二七晶体管的第一极连接第二时钟信号端，所述第二十七晶体管的第二极连接所述第六电容的第一极板，所述第二十七晶体管的控制极连接所述第二上拉节点；所述第六电容的第一极板连接所述第二十七晶体管的第二极，所述第六电容的第二极板连接所述第二十七晶体管的控制极和所述第二上拉节点；所述第二下拉控制子电路至少包括第二十八晶体管；所述第二十八晶体管的第一极连接所述第一有效电平信号端，所述第二十八晶体管的第二极连接所述第二下拉节点，所述第二十八晶体管的控制极连接第二有效电平信号端；所述第二下拉子电路至少包括第二十九晶体管；所述第二十九晶体管的第一极连接所述第二下拉节点，所述第二十九晶体管的第二极连接所述第一非有效电平信号端，所述第二十九晶体管的控制极连接所述第二上拉节点；所述第二复位子电路至少包括第三十晶体管；所述第三十晶体管的第一极连接所述第二上拉节点，所述第三十晶体管的第二极连接所述第一非有效电平信号端，所述第三十晶体管的控制极连接所述第一复位信号端。
[0010]其中，所述移位寄存器还包括：插黑子电路；
[0011]所述插黑子电路，被配置为在第一控制信号、第二控制信号、插黑级联输入信号的控制下，将所述插黑级联输入信号传输至所述第一上拉节点；所述第一输出子电路还被配置为，在所述插黑子电路将所述插黑级联输入信号输出至所述第一上拉节点的情况下，所述第一输出子电路在所述第一上拉节点的电压的控制下，将所述第一时钟信号传输至所述第一扫描信号端，驱动所述至少一行子像素进行黑画面显示；所述移位寄存器还包括第二扫描单元的情况下，所述插黑子电路，还被配置为在所述第一控制信号、所述第二控制信号、所述插黑级联输入信号的控制下，将所述插黑级联输入信号传输至所述第二上拉节点；所述第二输出子电路还被配置为，在所述插黑子电路将所述插黑级联输入信号输出至所述第二上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，应用于显示装置，其特征在于，所述显示装置包括多行子像素；所述移位寄存器与至少一行子像素电连接；所述移位寄存器包括：第一扫描单元；所述第一扫描单元包括：第一输入子电路、第一下拉控制子电路、第一下拉子电路、第一输出子电路、第一复位子电路以及第一辅助复位子电路；所述第一输入子电路，被配置为在显示输入信号的控制下，将所述显示输入信号传输至第一上拉节点，完成对所述第一上拉节点进行预充电；所述第一上拉节点为所述第一输入子电路和所述第一输出子电路的连接节点；所述第一输出子电路，被配置为在所述第一上拉节点的电压的控制下，将第一时钟信号传输至第一扫描信号端，驱动所述至少一行子像素进行显示；所述第一下拉控制子电路，被配置为在第一有效电平信号的控制下，将第一有效电平信号传输至第一下拉节点；所述第一下拉节点为所述第一下拉控制子电路和所述第一下拉子电路的连接节点；所述第一下拉子电路，被配置为在所述第一上拉节点的电压控制下，将第一非有效电平信号传输至所述第一上拉节点；所述第一复位子电路，被配置为在第一复位信号的控制下，将所述第一非有效电平信号传输至所述第一上拉节点；所述第一辅助复位子电路，被配置为在第一辅助复位信号的控制下，将第三非有效电平信号传输至所述所述第一下拉节点。2.根据权利要求1所述的移位寄存器，其特征在于，还包括：第二扫描单元；所述第二扫描单元包括：第二输入子电路、第二下拉控制子电路、第二下拉子电路、第二输出子电路、第二复位子电路以及第二辅助复位子电路；所述第二输入子电路，被配置为在所述显示输入信号的控制下，将所述显示输入信号传输至第二上拉节点，完成对所述第二上拉节点进行预充电；所述第二上拉节点为所述第二输入子电路和所述第二输出子电路的连接节点；所述第二输出子电路，被配置为在所述第二上拉节点的电压的控制下，将第二时钟信号传输至第二扫描信号端，驱动所述至少一行子像素进行显示；所述第二下拉控制子电路，被配置为在所述第一有效电平信号的控制下，将所述第一有效电平信号传输至第二下拉节点；所述第二下拉节点为所述第二下拉控制子电路和所述第二下拉子电路的连接节点；所述第二下拉子电路，被配置为在所述第二上拉节点的电压控制下，将第一非有效电平信号传输至所述第二上拉节点；所述第二复位子电路，被配置为在第一复位信号的控制下，将所述第一非有效电平信号传输至所述第二上拉节点；所述第二辅助复位子电路，被配置为在第二辅助复位信号的控制下，将第四非有效电平信号传输至所述所述第二下拉节点。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一辅助复位子电路包括：第一辅助复位晶体管；所述第二辅助复位子电路包括：第二辅助复位晶体管；所述第一辅助复位晶体管的第一极与所述第一下拉节点连接，第二极与所述第三非有效电平信号端连接，控制极与第一辅助复位信号端连接；
所述第二辅助复位晶体管的第一极与所述第二下拉节点连接，第二极与所述第四非有效电平信号端连接，控制极与第二辅助复位信号端连接。4.根据权利要求2所述的移位寄存器，其特征在于，所述第一输入子电路至少包括第一晶体管；所述第一晶体管的第一极连接显示输入信号端，所述第一晶体管的第二极连接第一上拉节点，所述第一晶体管的控制极连接所述显示输入信号端；所述第一输出子电路至少包括第二晶体管、第一电容；所述第二晶体管的第一极连接第一时钟信号端，所述第二晶体管的第二极连接所述第一电容的第一极板，所述第二晶体管的控制极连接所述第一上拉节点；所述第一电容的第一极板连接所述第二晶体管的第二极，所述第一电容的第二极板连接所述第二晶体管的控制极和所述第一上拉节点；所述第一下拉控制子电路至少包括第三晶体管；所述第三晶体管的第一极连接第一有效电平信号端，所述第三晶体管的第二极连接所述第一下拉节点，所述第三晶体管的控制极连接所述第一有效电平信号端；所述第一下拉子电路至少包括第四晶体管；所述第四晶体管的第一极连接所述第一下拉节点，所述第四晶体管的第二极连接第一非有效电平信号端，所述第四晶体管的控制极连接所述第一上拉节点；所述第一复位子电路至少包括第五晶体管；所述第五晶体管的第一极连接所述第一上拉节点，所述第五晶体管的第二极连接所述第一非有效电平信号端，所述第五晶体管的控制极连接第一复位信号端；所述第二输入子电路至少包括第二十六晶体管；所述第二十六晶体管的第一极连接显示输入信号端，所述第二十六晶体管的第二极连接所述第二上拉节点，所述第二十六晶体管的控制极连接所述显示输入信号端；所述第二输出子电路至少包括第二十七晶体管和第六电容；所述第二七晶体管的第一极连接第二时钟信号端，所述第二十七晶体管的第二极连接所述第六电容的第一极板，所述第二十七晶体管的控制极连接所述第二上拉节点；所述第六电容的第一极板连接所述第二十七晶体管的第二极，所述第六电容的第二极板连接所述第二十七晶体管的控制极和所述第二上拉节点；所述第二下拉控制子电路至少包括第二十八晶体管；所述第二十八晶体管的第一极连接所述第一有效电平信号端，所述第二十八晶体管的第二极连接所述第二下拉节点，所述第二十八晶体管的控制极连接第二有效电平信号端；所述第二下拉子电路至少包括第二十九晶体管；所述第二十九晶体管的第一极连接所述第二下拉节点，所述第二十九晶体管的第二极连接所述第一非有效电平信号端，所述第二十九晶体管的控制极连接所述第二上拉节点；所述第二复位子电路至少包括第三十晶体管；所述第三十晶体管的第一极连接所述第二上拉节点，所述第三十晶体管的第二极连接所述第一非有效电平信号端，所述第三十晶体管的控制极连接所述第一复位信号端。5.根据权利要求1或2所述的移位寄存器，其特征在于，所述移位寄存器还包括：插黑子电路；所述插黑子电路，被配置为在第一控制信号、第二控制信号、插黑级联输入信号的控制下，将所述插黑级联输入信号传输至所述第一上拉节点；
所述第一输出子电路还被配置为，在所述插黑子电路将所述插黑级联输入信号输出至所述第一上拉节点的情况下，所述第一输出子电路在所述第一上拉节点的电压的控制下，将所述第一时钟信号传输至所述第一扫描信号端，驱动所述至少一行子像素进行黑画面显示；所述移位寄存器还包括第二扫描单元的情况下，所述插黑子电路，还被配置为在所述第一控制信号、所述第二控制信号、所述插黑级联输入信号的控制下，将所述插黑级联输入信号传输至所述第二上拉节点；所述第二输出子电路还被配置为，在所述插黑子电路将所述插黑级联输入信号输出至所述第二上拉节点的情况下，所述第二输出子电路在所述第二上拉节点的电压的控制下，将所述第二时钟信号传输至所述第二扫描信号端，驱动所述至少一行子像素进行黑画面显示。6.根据权利要求5所述的移位寄存器，其特征在于，所述第一扫描单元还包括：第三复位子电路；所述第三复位子电路，被配置为在所述第二控制信号和第一插黑节点的电压控制下，将所述第一非有效电平信号传输至所述第一下拉节点；当所述移位寄存器还包括所述第二扫描单元的情况下，所述第二扫描单元还包括：第四复位子电路；所述第四复位子电路，被配置为在所述第二控制信号和所述第一插黑节点的电压控制下，将所述第一非有效电平信号传输至所述第二下拉节点。7.根据权利要求6所述的移位寄存器，其特征在于，所示插黑子电路至少包括第六晶体管、第七晶体管、第八晶体管以及第二电容；所述第六晶体管的第一极与插黑级联输入信号端连接，所述第六晶体管的第二极与所述第二电容的第一极板和所述第七晶体管的控制极连接，所述第六晶体管的控制极和第一控制信号端连接；所述第七晶体管的第一极与所述插黑级联输入信号端连接，所述第七晶体管的第二极与所述第八晶体管的第一极连接，所述第七晶体管的控制极与所述第六晶体管的第二极和所述第二电容的第一极板连接；所述第一插黑节点为所述第六晶体管和所述第七晶体管的连接节点；所述第八晶体管的第一极和所述第七晶体管的第二极相连接，所述第八晶体管的第二极和所述第一上拉节点连接，所述第八晶体管的控制极与所述第二控制信号端连接；所述第二电容的第一极板和所述第六晶体管的第二极和所述第七晶体管的控制极连接，所述第二电容的第二极板与所述第一非有效电平信号端连接；所述第三复位子电路包括第九晶体管和第十晶体管；所述第九晶体管的第一极和所述第一下拉节点连接，所述第九晶体管的第二极和所述第十晶体管的第一极连接，所述第九晶体管的控制极和所述第二控制信号端连接；所述第十晶体管的第一极和所述第九晶体管的第二极连接，所述第十晶体管的第二极和所述第一非有效电平信号端连接，所述第十晶体管的控制极和所述第一插黑节点连接；当所述移位寄存器包括所述第二扫描单元时，所述插黑子电路还包括：第四十五晶体管；所述第四十五晶体管的第一极和第二插黑节点相连，所述第四十五晶体管的第二极和
所述第二上拉节点相连，所述第四十五晶体管的控制极和所述第二控制信号端相连；所述第二插黑节点为所述第七晶体管和所述第八晶体管之间的连接点；所述第四复位子电路包括：第三十一晶体管和第三十二晶体管；所述第三十一晶体管的第一极和所述第二下拉节点连接，所述第三十一晶体管的第二极和所述第三十二晶体管的第一极连接，所述第三十一晶体管的控制极和所述第二控制信号端连接；所述第三十二晶体管的第一极和所述第三十一晶体管的第二极连接，所述第三十二晶体管的第二极和所述第一非有效电平信号端连接，所述第三十二晶体管的控制极和所述第一插黑节点连接。8.根据权利要求6所述的移位寄存器，其特征在于，所述第一辅助复位子电路的第一端与所述第三复位子电路中的第一辅助控制节点连接，第二端与第三非有效电平信号端连接；所述第一辅助复位信号包括所述第一控制信号；所述第一辅助复位子电路，被配置为在所述第一控制信号的控制下，将所述第三非有效电平信号写入所述第一辅助控制节点；所述第一辅助控制节点处电压，被配置为在所述第二控制信号的控制下，传输至所述第一下拉节点；当所述移位寄存器还包括第二扫描单元的情况下，所述第二辅助复位子电路的第一端与所述第四复位子电路中的第二辅助控制节点连接，第二端与所述第四非有效电平信号端连接；所述第二辅助复位信号包括所述第一控制信号；所述第二辅助复位子电路，被配置为在所述第一控制信号的控制下，将所述第四非有效电平信号写入所述第二辅助控制节点；所述第二辅助控制节点处电压，被配置为在所述第二控制信号的控制下，传输至所述第二下拉节点。9.根据权利要求8所述的移位寄存器，其特征在于，第一辅助复位子电路还包括第三辅助复位晶体管；所述第三辅助复位晶体管的第一极和所述第一辅助控制节点连接，所述第三辅助复位晶体管的第二极与所述第三非有效电平信号端连接，控制极与第二控制信号端连接；所述第一辅助控制节点为第九晶体管和第十晶体管之间的连接节点；所述第二辅助复位子电路还包括第四辅助复位晶体管；所述第四辅助复位晶体管的第一极和所述第二辅助控制节点连接，所述第四辅助复位晶体管的第二极与所述第四非有效电平信号端连接，控制极与所述第一控制信号端连接；所述第二辅助控制节点为第三十晶体管和第三十一晶体管之间的连接节点。10.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：消隐子电路；所述消隐子电路，被配置为在第三控制信号、所述显示输入信号、第三时钟信号的控制下，将所述第三时钟信号传输至所述第一上拉节点；当所述移位寄存器还包括第二扫描单元的情况下，所述消隐电路电路，还被配置为在第三控制信号、所述显示输入信号、第三时钟信号的控制下，将所述第三时钟信号传输至所述第二上拉节点。11.根据权利要求10所述的移位寄存器，其特征在于，所述第一扫描单元还包括：第五
复位子电路；所述第五复位子电路，被配置为在所述第三时钟信号和第一消隐节点的电压控制下，将所述第一非有效电平信号传输至所述第一下拉节点；当所述移位寄存器还包括第二扫描单元的情况下，所述第二扫描单元还包括第六复位子电路；所述第六复位子电路，被配置为在所述第三时钟信号和所述第一消隐节点的电压控制下，将所述第一非有效电平信号传输至所述第二下拉节点。12.根据权利要求11所述的移位寄存器，其特征在于，所述消隐子电路至少包括第二十一晶体管、第二十二晶体管、第二十三晶体管、第五电容；其中，所述第二十一晶体管的第一极与显示输入信号端连接，所述第二十一晶体管的第二极与所述第五电容的第一极板和所述第二十二晶体管的控制极连接，所述第二十一晶体管的控制极和第三控制信号端连接；所述第二十二晶体管的第一极与第三时钟信号端连接，所述第二十二晶体管的第二极与所述第二十三晶体管的第一极连接，所述第二十二晶体管的控制极与所述第二十一晶体管的第二极和所述第五电容的第一极板连接；所述第二十三晶体管的第一极和所述第二十二晶体管的第二极相连接，所述第二十三晶体管的第二极和所述第一上拉节点连接，所述第二十三晶体管的控制极与所述第三时钟信号端连接；第五电容的第一极板和所述第二十一晶体管的第二极和所述第二十二晶体管的控制极连接，所述第二电容的第二极板与第一非有效电平信号端连接；所述第二十一晶体管、所述第二十二晶体管和所述第五电容的连接节点为第一消隐节点；所述第五复位子电路包括所述第二十四晶体管和所述第二十五晶体管；所述第二十四晶体管的第一极和所述第一下拉节点相连，所述第二十四晶体管的第二极和所述第二十五晶体管的第二极相连，所述第二十四晶体管的控制极和所述第三时钟信号端相连；所述第二十五晶体管的第一极和所述第二十四晶体管的第二极相连，所述第二十五晶体管的第二极和所述第一非有效电平信号端相连，所述第二十五晶体管的控制极和所述第一消隐节点相连；当所述移位寄存器还包括所述第二扫描单元时，所述消隐子电路还包括所述第四十六晶体管；所述第四十六晶体管的第一极和第二消隐节点相连，所述第四十六晶体管的第二极和所述第二上拉节点相连，所述第四十六晶体管的控制极和所述第二控制信号端相连；所述第二消隐节点为所述第二十二晶体管和所述第二十三晶体管之间的连接节点；所述第六复位子电路包括第三十七晶体管和第三十八晶体管；所述第三十七晶体管的第一极和所述第二下拉节点相连，所述第三十七晶体管的第二极和所述第三十八晶体管的第二极相连，所述第三十七晶体管的控制极和所述第三时钟信号端相连；所述第三十八晶体管的第一极和所述第三十七晶体管的第二极相连，...

【专利技术属性】
技术研发人员：冯雪欢，程雪连，吴刘，李永谦，鲍文超，尹朋飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：