一种拉通型硅APD阵列及其像元间隔离方法技术

本发明专利技术公开了一种拉通型硅APD阵列及其像元间隔离方法，主要包括在硅外延衬底的上表面生长一层二氧化硅薄膜；采用光刻工艺在所述二氧化硅薄膜上制作出呈相应阵列分布的环状掺杂窗口；利用离子注入以及高温推结工艺在所述环状掺杂窗口进行深结磷掺杂，以在硅外延衬底上形成磷掺杂的隔离环；采用常规拉通型APD工艺在所述二氧化硅薄膜上通过光刻工艺和离子注入工艺制作阵列像元结构；通过金属溅积工艺和光刻工艺在所述APD像元和隔离环上溅积金属电极；本发明专利技术所述拉通型硅APD阵列像元间隔离结构，采用硅平面工艺在像元间隔区实现，工艺简单，能有效抑制APD像元的边缘击穿，提高器件分辨率和可靠性。分辨率和可靠性。分辨率和可靠性。

【技术实现步骤摘要】
一种拉通型硅APD阵列及其像元间隔离方法


[0001]本专利技术涉及硅APD阵列像元隔离
，特别是涉及一种拉通型硅APD阵列及其像元间隔离方法。

技术介绍

[0002]激光雷达系统能够通过对地面目标进行主动成像与距离测量，产生含目标和景物的3D图像，已广泛应用于军事侦察、长距离瞄准、大面积3D地形测绘、机器人导航、水下矿藏探测和自导引导弹等
而硅APD因其内部增益功能，具有响应速度快、灵敏度高和信噪比S/N高的优点，已广泛应用于弱光场测量、光子计数、激光雷达、激光测距等领域，尤其是高性能硅APD阵列构成的高灵敏探测模块更是作为激光雷达系统的核心部件之一，直接影响激光雷达系统的测量距离、精度与速率。
[0003]为满足硅APD阵列高分辨率需求，需提高硅APD阵列占空比、减小APD像元间的距离，但由于像元间距离变窄，需对相邻的像元进行隔离，而目前通用的做法是在APD像元之间制作一高浓度的硼掺杂截止环，这使得APD像元边缘在存在较高的电场效应，容易导致硅APD阵列发生边缘击穿，进而使得器件的稳定性和可靠性变差甚至失效。

技术实现思路

[0004]本专利技术的目的在于提供一种拉通型硅APD阵列及其像元间隔离方法，以解决现有技术中因像元间距减小造成的像元边缘击穿、器件稳定性和可靠性差的问题。
[0005]为解决上述问题，本专利技术的第一方面提供一种拉通型硅APD阵列像元间隔离方法，具体包括以下步骤：
[0006]S1：提供硅外延衬底，并在所述硅外延衬底的上表面生长一层二氧化硅薄膜；
[0007]S2：采用光刻工艺在所述二氧化硅薄膜上制作出呈相应阵列分布的环状掺杂窗口；
[0008]S3：利用离子注入以及高温推结工艺在所述环状掺杂窗口进行深结磷掺杂，以在硅外延衬底上形成磷掺杂的隔离环；
[0009]S4：采用拉通型APD阵列制作工艺在所述二氧化硅薄膜上通过光刻工艺和离子注入工艺制作阵列像元结构；
[0010]S5：通过金属溅积工艺和光刻工艺在所述APD像元和隔离环上溅积金属电极。
[0011]进一步的，在步骤S1中，所述二氧化硅薄膜的生长厚度为60nm
‑
120nm。
[0012]进一步的，在步骤S2中，所述环状掺杂窗口的宽度为5μm
‑
20μm。
[0013]进一步的，在步骤S3中，所述磷离子的注入剂量为10
13
/cm2‑
10
15
/cm2，注入能量为80keV
‑
160keV。
[0014]进一步的，在步骤S3中，对所述磷离子进行推结扩散的温度为1000℃
‑
1200℃，推结时间为2h
‑
4h，且推结扩散的结深大于3μm。
[0015]进一步的，所述步骤S4制作APD像元的具体方法为：
[0016]在所述硅外延衬底的上表面对应隔离环内部的中央区域采用光刻工艺和离子注入工艺依次形成像元雪崩区和像元光敏区；在所述硅外延衬底的上表面对应像元光敏区的外围区域形成一与所述隔离环间隔一定距离的保护环。
[0017]本专利技术的第二方面提供一种拉通型硅APD阵列，包括硅外延衬底以及呈阵列分布在所述硅外延衬底内的若干APD像元和环设在所述APD像元周围的隔离环，所述隔离环与对应的APD像元之间具有一定距离以隔离相邻的APD像元，所述隔离环采用磷离子注入和高温推结工艺形成；还包括形成在所述硅外延衬底的上表面上并与所述隔离环电连接的隔离环电极。
[0018]进一步的，所述APD像元包括从下至上依次形成在所述硅外延衬底内对应其上表面一侧的像元雪崩区和像元光敏区以及形成在所述像元光敏区外围保护环，所述保护环与所述隔离环之间间隔有一距离；所述APD像元还包括形成在所述硅外延衬底上表面并与所述保护环电连接的像元N电极以及形成在所述硅外延衬底下表面P电极。
[0019]进一步的，所述拉通型硅APD阵列还包括形成在所述硅外延片上表面的表面钝化层，所述表面钝化层上对应所述隔离环电极和第一像元电极的位置处分别形成有隔离环电极通道和像元电极通道，所述隔离环电极形成于所述隔离环电极通道内以与所述隔离环电连接，所述像元N电极形成于所述像元电极通道内以与所述保护环电连接。
[0020]进一步的，所述APD像元与隔离环之间的距离小于10μm。
[0021]本专利技术通过在相邻的APD像元之间进行磷离子注入以及高温推结，在APD像元之间制作一定深度的磷掺杂隔离环，使得器件在工作时，APD像元与隔离环之间的电势相当，APD像元与隔离环之间的电场差异减小，可有效提高器件的抗击穿能力，有利于提高器件的可靠性和稳定性；并且，由于磷掺杂隔离环的存在，可将磷掺杂隔离环与相邻APD像元之间的间距降低至小于10μm，有效提高APD阵列的分辨率。
附图说明
[0022]图1为本专利技术实施例一的一种拉通型硅APD阵列像元间隔离方法的流程图。
[0023]图2为本专利技术实施例二的一种拉通型硅APD阵列的结构示意图。
[0024]图3为图2中像元单元的结构示意图。
[0025]图4为传统的硼掺杂隔离环边缘电场的仿真示意图。
[0026]图5为本专利技术的磷掺杂隔离环边缘电场的仿真示意图。
[0027]说明书附图标记如下：
[0028]硅外延衬底1、表面钝化层2、隔离环3、APD像元4、像元雪崩区41、像元光敏区42、保护环43、第一像元电极44、第二像元电极45。
具体实施方式
[0029]下面通过具体实施方式进一步详细说明：
[0030]如图1所示，为本实施例的一种拉通型硅APD阵列像元间隔离方法的流程图。具体的，结合图2和图3(实施例二)示出的拉通型硅APD阵列的结构，本实施例的拉通型硅APD阵列像元间隔离方法包括以下步骤：
[0031]S1：在硅外延衬底1上生长二氧化硅薄膜。
[0032]具体的，首先，提供一硅外延衬底1；在本实施例中，所述硅外延衬底1中的硅材料采用P型硅材料。然后，采用高温栅氧化工艺在所述硅外延衬底1的上表面生长一层二氧化硅薄膜，所述二氧化硅薄膜作为器件的表面钝化层2，可起到表面钝化的作用，同时，还可作为屏蔽层以起到阻挡磷离子注入在非掺杂区注入的作用。所述二氧化硅薄膜的生长厚度为60nm
‑
120nm，在本实施例中，所述二氧化硅薄膜的生长厚度优选为100nm。
[0033]S2：在二氧化硅薄膜的表面光刻出掺杂窗口。
[0034]具体的，采用光刻工艺在所述二氧化硅薄膜上光刻出多个呈阵列分布的环状掺杂窗口作为磷离子的注入窗口，使硅外延衬底1上对应环状掺杂窗口的区域显露于外，以便进行磷离子注入。所述环状掺杂窗口的宽度根据需制作的隔离环3与APD像元间的距离确定，所述环状掺杂窗口的宽度为5μm
‑
20μm，在本实施例中，所述环状掺杂窗口的宽度优选为15μm。
[0035]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种拉通型硅APD阵列像元间隔离方法，其特征在于，包括以下步骤：S1：提供硅外延衬底，并在所述硅外延衬底的上表面生长一层二氧化硅薄膜；S2：采用光刻工艺在所述二氧化硅薄膜上制作出呈相应阵列分布的环状掺杂窗口；S3：利用离子注入以及高温推结工艺在所述环状掺杂窗口进行深结磷掺杂，以在硅外延衬底上形成磷掺杂的隔离环；S4：采用拉通型APD阵列制作工艺在所述二氧化硅薄膜上通过光刻工艺和离子注入工艺制作阵列像元结构；S5：通过金属溅积工艺和光刻工艺在所述APD像元和隔离环上溅积金属电极。2.根据权利要求1所述的一种拉通型硅APD阵列像元间隔离方法，其特征在于，在步骤S1中，所述二氧化硅薄膜的生长厚度为60nm
‑
120nm。3.根据权利要求1所述的一种拉通型硅APD阵列像元间隔离方法，其特征在于，在步骤S2中，所述环状掺杂窗口的宽度为5μm
‑
20μm。4.根据权利要求1所述的一种拉通型硅APD阵列像元间隔离方法，其特征在于，在步骤S3中，所述磷离子的注入剂量为10
13
/cm2‑
10
15
/cm2，注入能量为80keV
‑
160keV。5.根据权利要求1所述的一种拉通型硅APD阵列像元间隔离方法，其特征在于，在步骤S3中，对所述磷离子进行推结扩散的温度为1000℃
‑
1200℃，推结时间为2h
‑
4h，且推结扩散的结深大于3μm。6.根据权利要求1所述的一种拉通型硅APD阵列像元...

【专利技术属性】
技术研发人员：黄烈云，吴可，刘钟远，李睿智，龙雨霞，程建，张晓琴，胡莉娟，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：