一种降低DataDemux走线负载的电路结构制造技术

本实用新型专利技术公开一种降低Data Demux走线负载的电路结构，具有一个以上的多路复用模块，每个多路复用模块均包括四个薄膜晶体管，四个薄膜晶体管的栅极分别电性连接于第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3和第四分路控制信号Demux4，漏极分别电性连接一数据线。本实用新型专利技术在原本有两条demux走线控制像素驱动基础上，增加demux走线到4条，每条demux走线的开启时间依然是脉冲周期的1/2，每条走线数据信号充电时间不变。本实用新型专利技术通过增加demux走线分担负载，保证demux走线左右两端与中间的推力差异小，面板纯色均匀显示。面板纯色均匀显示。面板纯色均匀显示。

【技术实现步骤摘要】
一种降低Data Demux走线负载的电路结构


[0001]本技术涉及触控屏电路结构，尤其涉及一种降低Data Demux走线负载的电路结构。

技术介绍

[0002]近年来，触控屏显示市场目前已进入产品多元化，从小尺寸的手机到中大尺寸的NB、平板、车载甚至到IT产品。触控技术主要分外挂式(Out cell)与内嵌式(In cell)两种，以手机、平板以及NB产品来说，为因应因成本、重量、厚度上考虑，内嵌式(In cell)产品逐渐取代外挂式(Out cell)产品。目前内嵌式(In cell)产品有分辨率增大趋势，从早年的常规的720p到1080p，再到现在的2K甚至4K，导致data走线增加，data连接IC的fanout区走线空间需求增加，即会增加下border尺寸。目前手机需求窄边框的卖点，高分比率与窄边框设计则会形成冲突，目前已知技术是采用data demux设计，进行1:3或者1:2减少source走线从而减小下border尺寸。
[0003]如图1所示，以1:2为例，data走线一分为二，通过demux元件错开时间分配给对应的2个子像素进行data信号输入。实际运用中，中大尺寸的面板data的loading大，需要demux元件设计大。如图2所示，Demux元件的gate端有cgd和cgs电容负载，当demux元件W越大，则电容负载越大，demux走线上的demux元件越多，则demux走线整体负载越大，即使demux走线采用双边驱动也依然会造成左右两端与中间部位的元件推力差异较大，易使面板显示不均匀，面板纵向中间区域较左右区域略暗。

技术实现思路

[0004]本技术的目的在于提供一种降低Data Demux走线负载的电路结构。
[0005]本技术采用的技术方案是：
[0006]一种降低Data Demux走线负载的电路结构，其包括驱动IC、一个以上的多路复用模块，驱动IC连接有第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3和第四分路控制信号Demux4；每个多路复用模块均包括四个薄膜晶体管，四个薄膜晶体管的栅极分别电性连接于第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3和第四分路控制信号Demux4，漏极分别电性连接一数据线，所有数据线相互平行并依次排列的竖直的，每条数据线分别与对应列的子像素电性连接，在同一行显示像素中，相邻两列显示像素的子像素的极性不同，且相邻的同种颜色的两列子像素的极性不同；同一多路复用模块中连接相同极性数据线的两个薄膜晶体管的源极与同一个数据信号电性连接，相邻两条数据信号的极性相反，薄膜晶体管的源极连接的数据信号与薄膜晶体管所连接数据线的极性相同。
[0007]进一步地，子像素包括红色子像素(R)、绿色子像素(G)、蓝色子像素(B)；一红色子像素(R)、一绿色子像素(G)、一蓝色子像素(B)共同构成一显示像素。
[0008]进一步地，子像素以红色子像素(R)、绿色子像素(G)和蓝色子像素(B)在一行上依
次排列。
[0009]进一步地，第一、第二、第三、和第四分路控制信号 Demux1、Demux2、Demux3、Demux4的脉冲周期等于扫描信号Gate的脉冲周期的1/2。
[0010]进一步地，多路复用模块包括以下三个；
[0011]第一多路复用模块均包括:
[0012]第一薄膜晶体管T1，所述第一薄膜晶体管T1的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第一数据信号S1，漏极电性连接于第一数据线R1；
[0013]第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极电性 连接于第二分路控制信号Demux2，源极电性连接于第二数据信号S2，漏极电性连接于第二数据线G2；
[0014]第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第一数据信号S1，漏极电性连接于第三数据线B1；
[0015]第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第二数据信号S2，漏极电性连接于第四数据线R2；
[0016]第二多路复用模块均包括:
[0017]第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第三数据信号S3，漏极电性连接于第五数据线G3；
[0018]第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极电性 连接于第二分路控制信号Demux2，源极电性连接于第四数据信号S4，漏极电性连接于第六数据线B4；
[0019]第七薄膜晶体管T7，所述第七薄膜晶体管T7的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第三数据信号S3，漏极电性连接于第七数据线R3；
[0020]第八薄膜晶体管T8，所述第八薄膜晶体管T8的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第四数据信号S4，漏极电性连接于第八数据线G4；
[0021]第三多路复用模块均包括:
[0022]第九薄膜晶体管T9，所述第九薄膜晶体管T9的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第五数据信号S5，漏极电性连接于第九数据线B5；
[0023]第十薄膜晶体管T10，所述第十薄膜晶体管T10的栅极电性 连接于第二分路控制信号Demux2，源极电性连接于第六数据信号S6，漏极电性连接于第十数据线R6；
[0024]第十一薄膜晶体管T11，所述第十一薄膜晶体管T11的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第五数据信号S5，漏极电性连接于第十一数据线G5；
[0025]第十二薄膜晶体管T12，所述第十二薄膜晶体管T12的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第六数据信号S6，漏极电性连接于第十二数据线B6；
[0026]进一步地，第一数据信号S1、第三数据信号S3和第五数据信号S5均为正极性，第二数据信号S2、第四数据信号S4和第六数据信号S6均为负极性。
[0027]进一步地，第一至第十二数据线一一对应连接第一至第十二列子像素，第一至第十二列子像素的极性依照正极和负极交替配置。
[0028]本技术采用以上技术方案，在原本有两条demux走线控制像素驱动，每条demux走线开启时间为脉冲周期的1/2的基础上，增加demux走线到4条。
[0029]本技术改由4条demux走线控制的同时，避免了现有其他技术中采用4条demux走线时每条走线充电开启时间为脉冲周期1/4，不利于提高数据信号充电时间的问题。现有
其他技术中随着显示装置的解析度不断提高，扫描信号Gate的脉冲周期也不断缩短，从而不断压缩第一、第二、第三、和第四分路控制信号Demux1、Demux2、Demux3、Demux4的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低Data Demux走线负载的电路结构，其特征在于：其包括驱动IC、一个以上的多路复用模块，驱动IC连接有第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3和第四分路控制信号Demux4；每个多路复用模块均包括四个薄膜晶体管，四个薄膜晶体管的栅极分别电性连接于第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3和第四分路控制信号Demux4，漏极分别电性连接一数据线，所有数据线相互平行并依次排列的竖直的，每条数据线分别与对应列的子像素电性连接；在同一行显示像素中，相邻两列显示像素的子像素的极性不同，且相邻的同种颜色的两列子像素的极性不同；同一多路复用模块中连接相同极性数据线的两个薄膜晶体管的源极与同一个数据信号电性连接，相邻两条数据信号的极性相反，薄膜晶体管的源极连接的数据信号与薄膜晶体管所连接数据线的极性相同。2.根据权利要求1所述的一种降低Data Demux走线负载的电路结构，其特征在于：多路复用模块为三个，分别为；第一多路复用模块均包括:第一薄膜晶体管T1，所述第一薄膜晶体管T1的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第一数据信号S1，漏极电性连接于第一数据线R1；第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极电性 连接于第二分路控制信号Demux2，源极电性连接于第二数据信号S2，漏极电性连接于第二数据线G2；第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第一数据信号S1，漏极电性连接于第三数据线B1；第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第二数据信号S2，漏极电性连接于第四数据线R2；第二多路复用模块均包括:第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第三数据信号S3，漏极电性连接于第五数据线G3；第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极电性 连接于第二分路控制信号Demux2，源极电性连接于第四数据信号S4，漏极电性连接于第六数据线B4；第七薄膜晶体管T7，所述第七薄膜晶体管T7的栅极电性连接于...

【专利技术属性】
技术研发人员：王强，许汉东，阮丽莹，
申请(专利权)人：福建华佳彩有限公司，
类型：新型
国别省市：