一种瞬态抑制二极管及其制造方法技术

一种瞬态抑制二极管及其制造方法，由于对基材的正面进行重掺杂，形成N型重掺杂层；对基材的背面的第一区域进行P型轻掺杂，形成P型轻掺杂层；对基材的背面上，除第一区域以外的第二区域，进行P型重掺杂，形成P型重掺杂层；对基材的正面进行图案化处理，去除对应的N型重掺杂层、部分基材以及部分P型轻掺杂层，从而形成暴露P型轻掺杂层的沟槽；在沟槽上形成钝化层。可见，采用上述制造方法，由于P型重掺杂层的掺杂浓度高，P型轻掺杂层的掺杂浓度低，因此，P+/N结的击穿电压低于P

【技术实现步骤摘要】
一种瞬态抑制二极管及其制造方法


[0001]本专利技术涉及二极管
，具体涉及一种瞬态抑制二极管及其制造方法。

技术介绍

[0002]瞬态抑制二极管被广泛应用于半导体及敏感器件的保护，通常用于二级保护，如用在气体放电管之后的二级保护，也可直接用于电路的一级保护。
[0003]作为基础的电路元件，二极管的市场需求量非常大，早期整流管以低端的OJ工艺为主，价格非常低，但酸洗对环境污染较大，随着国家环保政策的收紧，OJ工艺逐渐被淘汰，各厂家纷纷切为GPP(含铅)工艺的芯片，但此工艺的钝化工艺含铅，对环保也造成一定的影响。
[0004]但随着技术进步，欧盟ROHS指令对器件用铅的豁免随时失效，无铅钝化及无铅焊接作为技术瓶颈，是急需解决的工艺问题。

技术实现思路

[0005]本专利技术主要解决的技术问题是现有的瞬态抑制二极管缺少无铅制造工艺的问题。
[0006]根据第一方面，一种实施例中提供一种瞬态抑制二极管的制造方法，其特征在于，包括：
[0007]提供一基材，对基材的正面进行重掺杂，形成N型重掺杂层，基材为N型基材；
[0008]对基材的背面的第一区域进行P型轻掺杂，形成P型轻掺杂层；
[0009]对基材的背面上，除第一区域以外的第二区域，进行P型重掺杂，形成P型重掺杂层；
[0010]对基材的正面进行图案化处理，图案化形状与第一区域对应，去除对应的N型重掺杂层、部分基材以及部分P型轻掺杂层，从而形成暴露P型轻掺杂层的沟槽；
[0011]在沟槽上形成钝化层。
[0012]根据第二方面，一种实施例中提供一种瞬态抑制二极管，采用第一方面所述的制造方法制造。
[0013]依据上述实施例的瞬态抑制二极管及其制造方法，由于对基材的正面进行重掺杂，形成N型重掺杂层；对基材的背面的第一区域进行P型轻掺杂，形成P型轻掺杂层；对基材的背面上，除第一区域以外的第二区域，进行P型重掺杂，形成P型重掺杂层；对基材的正面进行图案化处理，图案化形状与第一区域对应，去除对应的N型重掺杂层、部分基材以及部分P型轻掺杂层，从而形成暴露P型轻掺杂层的沟槽；在沟槽上形成钝化层。可见，采用上述制造方法，由于P型重掺杂层的掺杂浓度高，P型轻掺杂层的掺杂浓度低，因此，P型重掺杂层与N型基材的交界形成的P+/N结的击穿电压低于P型轻掺杂层与N型基材的交界形成的P
‑
/N结的击穿电压。因此，在高电压冲击上述瞬态抑制二极管时，首先在P+/N结处击穿，也就是说，P
‑
/N结承受的电压较小，钝化层在不使用传统的铅系玻璃钝化的情况下，也可满足P
‑
/N结需要的钝化保护要求。
附图说明
[0014]图1为现有GPP工艺制造的瞬态抑制二极管的结构示意图；
[0015]图2为一种实施例的一种瞬态抑制二极管的制造方法的流程示意图；
[0016]图3至图14一种实施例的一种瞬态抑制二极管的制造方法的过程示意图。
[0017]附图标记：1
‑
基材；100
‑
瞬态抑制二极管；101
‑
沟槽；110
‑
第一区域；2
‑
N型重掺杂层；3
‑
P型重掺杂层；31
‑
P型轻掺杂层；301
‑
第一介质层；302
‑
第一窗口；4
‑
钝化层；5
‑
第一电极；6
‑
第二电极；7
‑
第一导电层；8
‑
第二导电层。
具体实施方式
[0018]下面通过具体实施方式结合附图对本专利技术作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
[0019]另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
[0020]本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
[0021]如图1所示，现有的GPP工艺制造的瞬态抑制二极管，其采用玻璃钝化的方式形成钝化层4。由于铅系玻璃的热膨胀系数已做得非常小，达35～37左右，与硅的热膨胀系数基本一致，因此，由GPP工艺制造瞬态抑制二极管基本上采用铅元素为主的铅系玻璃进行钝化。其中，图1所示的瞬态抑制二极管包括N型硅基材1、N型重掺杂层2、P型重掺杂层3、钝化层4、第一电极5以及第二电极6。由于N型硅基材1与P型重掺杂层3之间形成的P+/N结击穿电压小，因此，需要采用铅系玻璃进行钝化保护，虽然存在锌系玻璃，但是锌系玻璃钝化工艺难度大，成本高。同时，含PbO的铅系玻璃具有良好的化学稳定性，同时还降低玻璃的软化点和增强了玻璃的流动性，因此被广泛的使用。鉴于铅元素的不足之处，急需一种无铅的瞬态抑制二极管及其制造方法。所谓“无铅”，并非绝对的百分百禁绝铅的存在，而是要求铅含量必须减少到低于1000ppm(<0.1％)的水平，同时意味着电子制造必须符合无铅的组装工艺要求。“电子无铅化”也常用于泛指包括铅在内的六种有毒有害材料的含量必须控制在1000ppm的水平内。铅是一种多亲和性材料，不仅污染水源，而且对土壤和空气都可能产生污染与破坏。环境一旦受到铅的污染，其治理的难度、周期、经费都十分巨大。
[0022]实施例一
[0023]如图2所示，本实施例提供一种瞬态抑制二极管的制造方法，包括：
[0024]步骤10：如图3所示，提供一基材1，对基材1的正面进行重掺杂，形成N型重掺杂层
2，基材1为N型基材。其中，本实施例中所述的正面，为形成沟槽101并进行划片的一面。在实际生产中，基材1多为N型硅片。
[0025]例如，采用扩散的方式，对基材1进行单面扩散磷元素，可以采用温度为1050℃
‑
1150℃，时长为1小时
‑
3小时的扩散工艺参数，最终形成N型重掺杂层2。当然也可以采用其他可能实现的掺杂方式，或者其他可用的掺杂元素进行掺杂。
[0026]步骤20：如图4所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种瞬态抑制二极管的制造方法，其特征在于，包括：提供一基材，对所述基材的正面进行重掺杂，形成N型重掺杂层，所述基材为N型基材；对所述基材的背面的第一区域进行P型轻掺杂，形成P型轻掺杂层；对所述基材的背面上，除所述第一区域以外的第二区域，进行P型重掺杂，形成P型重掺杂层；对所述基材的正面进行图案化处理，图案化形状与所述第一区域对应，去除对应的所述N型重掺杂层、部分所述基材以及部分P型轻掺杂层，从而形成暴露所述P型轻掺杂层的沟槽；在所述沟槽上形成钝化层。2.如权利要求1所述的制造方法，其特征在于，所述P型轻掺杂层的掺杂深度大于所述P型重掺杂层的掺杂深度。3.如权利要求2所述的制造方法，其特征在于，所述P型轻掺杂层的掺杂源包括硼或铝元素；所述P型重掺杂层的掺杂源包括硼元素；当所述P型轻掺杂层的掺杂源以及所述P型重掺杂层的掺杂源均包括硼元素时，所述P型轻掺杂层的第一掺杂时长大于所述P型重掺杂层的第二掺杂时长。4.如权利要求1所述的制造方法，其特征在于，所述钝化层包括二氧化硅层，所述基材为N型硅；或所述钝化层包括二氧化硅层，所述基材为N型硅；所述钝化层还包括氮化硅层和半绝缘多晶硅层中至少一个，所述氮化硅层或半绝缘多晶硅层形成在所述二氧化硅层与所述沟槽之间。5.如权利要求4所述的制造方法，其特征在于，当所述钝化层包括所述二氧化硅层时，所述在所述沟槽上形成钝化层包括：采用热氧化在所述沟槽上形成二氧化硅层；当所述钝化层包括二氧化硅层，所述钝化层还包括氮化硅层和半绝缘多晶硅层中至少一个时，所述在所述沟槽上形成钝化层包括：在所述沟槽上，采用低压化学气相沉...

【专利技术属性】
技术研发人员：李晓锋，招景丰，
申请(专利权)人：浙江里阳半导体有限公司，
类型：发明
国别省市：