劣化检测装置以及劣化检测方法制造方法及图纸

实施方式涉及劣化检测装置以及劣化检测方法。根据一个实施方式，劣化检测装置具备：驱动电路，向输出晶体管供给对所述输出晶体管的导通/截止进行控制的驱动信号；以及输出电路，在所述输出晶体管从导通状态成为截止状态时，对在所述输出晶体管截止的状态下输出的输出电流在规定期间中的积分值与规定的阈值进行比较，并根据该比较结果，输出表示所述输出晶体管的劣化状态的信号。体管的劣化状态的信号。体管的劣化状态的信号。

【技术实现步骤摘要】
劣化检测装置以及劣化检测方法
[0001]相关申请
[0002]本申请享受2020年9月18日申请的日本国专利申请2020
‑
157657的优先权的利益，该日本国专利申请的全部内容被引用于本申请。


[0003]本实施方式通常涉及劣化检测装置以及劣化检测方法。

技术介绍

[0004]以往，公开了使用GaN(氮化镓)晶体管作为输出晶体管的电源电路的技术。由GaN晶体管构成的开关元件在高耐压下为低损耗，因此适合应用于输出高电压的电源电路。对GaN晶体管处于导通状态时蓄积于GaN晶体管的电荷(以下，称为漏极电荷)与导通电阻的相关进行了研究。为了减轻电源电路的消耗电力，优选使用导通电阻小的输出晶体管。输出晶体管的导通电阻的增加是表示输出晶体管劣化的指标。期望能够容易地检测输出晶体管的劣化状态的劣化检测装置以及劣化检测方法。

技术实现思路

[0005]在一个实施方式中，提供能够容易地检测输出晶体管的劣化状态的劣化检测装置以及劣化检测方法。
[0006]根据一个实施方式，劣化检测装置具备：输出晶体管，主电流路径被连接于电源供给端与输出端之间；驱动电路，向所述输出晶体管供给对所述输出晶体管的导通/截止进行控制的驱动信号；以及输出电路，在所述输出晶体管从导通状态成为截止状态时，对在所述输出晶体管截止的状态下输出的输出电流在规定期间中的积分值与规定的阈值进行比较，并根据该比较结果，输出表示所述输出晶体管的劣化状态的信号。
附图说明
[0007]图1是表示第一实施方式的劣化检测装置的图。
[0008]图2是用于说明劣化检测方法的图。
[0009]图3是表示劣化检测方法的流程图。
[0010]图4是表示第二实施方式的劣化检测装置的结构的图。
具体实施方式
[0011]以下，参照附图，详细说明实施方式的劣化检测装置以及劣化检测方法。另外，并不通过这些实施方式限定本专利技术。
[0012](第一实施方式)
[0013]图1是表示第一实施方式的劣化检测装置的结构的图。在本实施方式中，在被施加电源电压的电源供给端11与输出端30之间，具有被连接了作为主电流路径的源极
‑
漏极路
径的输出晶体管Q1。对电源供给端11施加DC输入电压。输出晶体管例如是以GaN为材料的N沟道型的GaN晶体管。以GaN为材料的MOS晶体管的漏极
‑
源极间的主电流路径由GaN构成。
[0014]在输出端30与接地之间，具有被连接了作为主电流路径的源极
‑
漏极路径的输出晶体管Q2。输出晶体管Q2例如是N沟道型的GaN晶体管。
[0015]本实施方式具有提供对输出晶体管Q1、Q2的导通/截止进行控制的驱动信号的驱动电路10。驱动电路10通过使输出晶体管Q1、Q2同时导通，而以在电源供给端11与接地之间不产生贯通电流的方式设置所谓的死区时间，向输出晶体管Q1、Q2供给驱动信号。供给驱动信号的定时的信息，从驱动电路10被供给至运算处理电路20。
[0016]电感器L的一端与输出端30连接。电感器L的另一端与输出电容器C的一端连接，并且与输出端子40连接。输出电容器C的另一端被接地。通过使输出晶体管Q1、Q2互补地导通/截止，从输出端30向电感器L流过电感器电流I
L
，构成从输出端子40输出规定的DC输出电压Vout的DC/DC转换器。
[0017]在输出晶体管Q1的源极与输出端30之间，设置有电流传感器17。从电流传感器17向隔离器13供给信号。隔离器13具有输入侧和输出侧被电绝缘的结构。隔离器13例如具有感应性或电容性的结构。来自隔离器13的输出信号被供给至AD转换电路14。AD转换电路14将来自隔离器13的输出信号转换为数字值，并供给至运算处理电路20。运算处理电路20例如由CPU(Central Processing Unit：中央处理单元)构成。
[0018]在输出晶体管Q2的源极与接地之间设置有电流传感器18。从电流传感器18向隔离器15供给信号。隔离器15具有与隔离器13相同的结构。来自隔离器15的输出信号被供给至AD转换电路16。AD转换电路16将来自隔离器15的输出信号转换为数字值，并供给至运算处理电路20。
[0019]运算处理电路20对在输出晶体管Q1从导通状态变为截止状态时在输出晶体管Q1截止的状态下输出的输出电流I
d1
以规定期间进行积分。运算处理电路20对输出电流I
d1
的积分值与规定的阈值进行比较，根据该比较结果，输出表示输出晶体管Q1的劣化状态的检测信号Det。例如，在输出电流I
d1
的积分值比阈值小的情况下，输出表示发生了劣化的H电平的检测信号Det。同样地，运算处理电路20对在输出晶体管Q2从导通状态变为截止状态时在输出晶体管Q2截止的状态下输出的输出电流I
d2
以规定期间进行积分。运算处理电路20对输出电流I
d2
的积分值与规定的阈值进行比较，根据该比较结果，输出表示输出晶体管Q2的劣化状态的检测信号Det。为了方便，用I
D1
、I
D2
表示各个输出晶体管Q1、Q2导通时的漏极电流。
[0020]运算处理电路20对输出晶体管Q1的输出电流I
d1
进行累计的期间，例如是从驱动电路10向输出晶体管Q1供给使输出晶体管Q1从导通转变为截止的驱动信号的定时起、到向输出晶体管Q1供给使输出晶体管Q1从截止转变为导通的驱动信号的定时为止的期间。
[0021]同样地，运算处理电路20对输出晶体管Q2的输出电流I
d2
进行累计的期间，例如是从驱动电路10向输出晶体管Q2供给使输出晶体管Q2从导通转变为截止的驱动信号的定时起、到向输出晶体管Q2供给使输出晶体管Q2从截止向导通转移的驱动信号的定时为止的期间。
[0022]通过研究而已知GaN晶体管的导通电阻与漏极电荷具有相关关系。因此，在使用GaN晶体管作为输出晶体管Q1、Q2的情况下，通过检测在输出晶体管Q1、Q2从导通状态转变为截止状态时作为输出电流放出的漏极电荷，由此能够检测输出晶体管Q1、Q2的导通电阻
的状态。
[0023]例如，通过基于输出晶体管Q1、Q2的初始的漏极电荷的信息来设定阈值，并将驱动中的输出晶体管Q1、Q2的输出电流I
d1
、I
d2
的积分值与阈值进行比较，从而能够检测输出晶体管Q1、Q2的导通电阻的状态。若输出晶体管Q1、Q2的导通电阻变大，则电力消耗增大。因此，输出晶体管Q1、Q2的导通电阻的信息能够成为表示劣化状态的指标。
[0024]根据第一实施方式，具有运算处理电路20，该运算处理电路20对输出晶体管Q1、Q2从导通状态转变为截止状态后的输出晶体管Q1、Q2的输出电流I
d1
、I
d2
以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种劣化检测装置，具备：输出晶体管，主电流路径被连接于电源供给端与输出端之间；驱动电路，向所述输出晶体管供给用于控制所述输出晶体管的导通/截止的驱动信号；以及输出电路，在所述输出晶体管从导通状态变为截止状态时，对在所述输出晶体管截止的状态下输出的输出电流在规定期间中的积分值与规定的阈值进行比较，根据该比较结果，输出表示所述输出晶体管的劣化状态的信号。2.根据权利要求1所述的劣化检测装置，其中，所述规定期间是，从所述驱动电路向所述输出晶体管供给使所述输出晶体管从导通状态转变为截止状态的驱动信号的定时起、到所述驱动电路向所述输出晶体管供给使已转变为截止状态的所述输出晶体管转变为导通状态的驱动信号的定时为止的期间。3.根据权利要求1所述的劣化检测装置，其中，具备：第二输出晶体管，具有与所述输出晶体管的主电流路径串联连接的主电流路径，被供给所述输出晶体管的所述输出电流；电压/电流转换电路，将在所述第二输出晶体管的主电流路径中产生的电压转换为电流；以及积分电路，对所述电压/电流转换电路的输出电流进行积分。4.根据权利要求1所述的劣化检测装置，其中，所述输出电路，在所述积分值为所述规定的阈值以上的情况下，输出表示所述输出晶体管未劣化这一情况的信号。5.根据权利要求1所述的劣化检测装置，其中，所述输出晶体管是GaN晶体管。6.根据权利要求1所述的劣化检测装置，其中，具备：电感器，一端被供给所述输出晶体管的输出电流；以及输出电容器，一端与所述电感器的另一端连接，另一端被接地。7.一种劣化检测方法，具备如下步骤：使输出晶体管从导通状态转变为截止状态的步骤，该输出晶体管的主电流路径连接于电源供给端与输出端之间；对在所述输出晶体管已转变为截止状态的状态下所述输出晶体管输出的输出电流以规定期间进行积分而求出积分值的步骤；以及对所述积分值与规定的阈值进行比较，根据该比较结果，判定所述输出晶体管的劣化状态的步骤。8.根据权利要求7所述的劣化检测方法，其中，所述输出晶体管是GaN晶体管。9.根据权利要求7所述的劣化检测方法，其中，具有驱动电路，该驱动电路向所述输出晶体管供给用于控制所述输出晶体管的导通/截止的驱动信号，所述规定期间是，从所述驱动电路向所述输出晶体管供给使所述输出晶体管从导通转变为截止的驱动信号的定时起、到所述驱动电路向所述输出晶体管供给使所述输出晶体管
从截止转变为导通的驱动信号的定时为止的期间。10.根据权利要求7所述的劣化检测方法，其中，具备第二输出晶体管，该第二输出晶体管具有与所述输出晶体管的主电流路径串联连接的主电流路径，被供给所述输出晶体管的所述输出电流，所述进行积分的步骤具有：将通过所述输出电流而在所述第二输出晶体管的主电流路径中产生的电压转换为电流的步骤。11.根据权利要求7所述的劣化检测方法，其中，所述判定步骤具有：在所述积分值为所...

【专利技术属性】
技术研发人员：间岛秀明，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：