像素电路及CMOS图像传感器制造技术

本实用新型专利技术提供一像素电路，包括：复位模块、增益控制模块、感光控制模块及读取模块；读取模块包括高增益读取单元及低增益读取单元，均连接至浮动扩散点，高增益读取单元用于读取高增益传输模式下浮动扩散点的电压信号并输出，低增益读取单元用于读取低增益传输模式下浮动扩散点的电压信号并输出；高增益读取单元包括第一电容，低增益读取单元包括第二电容，第一电容用于获取高增益传输模式下的图像信号与复位信号的电压差，第二电容用于获取低增益传输模式下的图像信号与复位信号的电压差。通过本实用新型专利技术提供的像素电路，解决了现有CMOS图像传感器动态范围低的问题。CMOS图像传感器动态范围低的问题。CMOS图像传感器动态范围低的问题。

【技术实现步骤摘要】
像素电路及CMOS图像传感器


[0001]本技术涉及CMOS图像传感器
，特别是涉及一种像素电路及CMOS图像传感器。

技术介绍

[0002]全局曝光技术(global shutter)是实现高速摄影中需要应用到的成像技术，所有信号同时进行曝光，生成没有失真的图像；其主要实现原理是，在每一个像素电路中都加入一个存储电容，所有像素电路同时曝光，然后光电转换信号被存储在该存储电容中，等待后续电路读出。
[0003]在某些光差很大的环境中，动态范围是影响成像效果的关键指标；它决定了CMOS图像传感器能接受的最暗的阴影部分到最亮的高光部分的光亮强度分布范围，也就是决定了所拍摄出来的图像的细节、层次、特征。因此，如何提高CMOS图像传感器的动态范围是本领域技术人员丞待解决的问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本技术的目的在于提供一种像素电路及CMOS图像传感器，用于解决现有CMOS图像传感器动态范围低的问题。
[0005]为实现上述目的及其他相关目的，本技术提供一种像素电路，所述像素电路包括：复位模块、增益控制模块、感光控制模块及读取模块，其中，
[0006]所述复位模块包括复位晶体管，所述复位晶体管的栅端接入复位控制信号，第一连接端接入电源电压，第二连接端连接至浮动扩散点；
[0007]所述增益控制模块连接于所述复位晶体管的第二连接端和所述浮动扩散点之间，并受控于增益控制信号，用于根据所述增益控制信号调节所述浮动扩散点的等效电荷存储容量，使所述像素电路工作于不同增益传输模式下；
[0008]所述感光控制模块连接于所述浮动扩散点和第一参考电压之间，并受控于传输控制信号，用于根据光电效应产生曝光电荷，并根据所述传输控制信号将所述曝光电荷转移输出；
[0009]所述读取模块包括高增益读取单元及低增益读取单元，均连接至所述浮动扩散点，其中，所述高增益读取单元用于读取高增益传输模式下所述浮动扩散点的电压信号并输出；所述低增益读取单元用于读取低增益传输模式下所述浮动扩散点的电压信号并输出；所述高增益读取单元包括第一电容，所述低增益读取单元包括第二电容，所述第一电容用于获取高增益传输模式下的图像信号与复位信号的电压差，所述第二电容用于获取低增益传输模式下的图像信号与复位信号的电压差。
[0010]可选地，所述高增益传输模式包括第一高增益传输模式和第二高增益传输模式，在所述第一高增益传输模式下，所述第一电容的左极板存储高增益复位电压信号Vrst hcg，右极板存储第一电源电压信号Vdd，在所述第二高增益传输模式下，所述第一电容的左
极板存储高增益图像电压信号Vsig hcg，右极板存储高增益输出电压信号Vsig hcg+(Vdd
‑
Vrst hcg)；和/或，所述低增益传输模式包括第一低增益传输模式和第二低增益传输模式，在所述第一低增益传输模式下，所述第二电容的左极板存储低增益复位电压信号Vrst lcg，右极板存储第一电源电压信号Vdd，在所述第二低增益传输模式下，所述第二电容的左极板存储低增益图像电压信号Vsig lcg，右极板存储输出低增益电压信号Vsig lcg+(Vdd
‑
Vrst lcg)。
[0011]可选地，所述高增益读取单元至少还包括：第一高增益源跟随晶体管、第一高增益存储控制晶体管、第二高增益存储控制晶体管、第二高增益源跟随晶体管及第一行选择晶体管；所述第一高增益源跟随晶体管的栅端连接至所述浮动扩散点，第一连接端接入第一可变电压，第二连接端连接所述第一高增益存储控制晶体管的第一连接端；所述第一高增益存储控制晶体管的栅端接入第一高增益存储控制信号，第二连接端连接所述第一电容的左极板；所述第一电容的右极板连接所述第二高增益存储控制晶体管的第二连接端及所述第二高增益源跟随晶体管的栅端；所述第二高增益存储控制晶体管的栅端接入第二高增益存储控制信号，第一连接端接入第一电源电压；所述第二高增益源跟随晶体管的第一连接端接入第二电源电压，第二连接端连接所述第一行选择晶体管的第一连接端；所述第一行选择晶体管的栅端接入高增益行选信号，第二连接端作为所述高增益读取单元的输出端；
[0012]所述低增益读取单元至少还包括：第一低增益源跟随晶体管、第一低增益存储控制晶体管、第二低增益存储控制晶体管、第二低增益源跟随晶体管及第二行选择晶体管；所述第一低增益源跟随晶体管的栅端连接至所述浮动扩散点，第一连接端接入第二可变电压，第二连接端连接所述第一低增益存储控制晶体管的第一连接端；所述第一低增益存储控制晶体管的栅端接入第一低增益存储控制信号，第二连接端连接所述第二电容的左极板；所述第二电容的右极板连接所述第二低增益存储控制晶体管的第二连接端及所述第二低增益源跟随晶体管的栅端；所述第二低增益存储控制晶体管的栅端接入第二低增益存储控制信号，第一连接端接入第三电源电压；所述第二低增益源跟随晶体管的第一连接端接入第四电源电压，第二连接端连接所述第二行选择晶体管的第一连接端；所述第二行选择晶体管的栅端接入低增益行选信号，第二连接端作为所述低增益读取单元的输出端。
[0013]可选地，所述第一高增益源跟随晶体管和所述第一低增益源跟随晶体管为同一源跟随晶体管，共用的所述源跟随晶体管的栅端连接至所述浮动扩散点，第一连接端接入可变电压，第二连接端分别连接所述第一高增益存储控制晶体管的第一连接端和所述第一低增益存储控制晶体管的第一连接端。
[0014]可选地，所述高增益读取单元包括第三电容，所述第三电容连接于所述第一高增益存储控制晶体管的第二连接端和第二参考电压之间；和/或，所述低增益读取单元包括第四电容，所述第四电容连接于所述第一低增益存储控制晶体管的第二连接端和第三参考电压之间。
[0015]可选地，所述增益控制模块包括：增益控制晶体管及增益调节电容，其中，所述增益控制晶体管的栅端接入所述增益控制信号，第一连接端连接所述复位晶体管的第二连接端，并通过所述增益调节电容接第四参考电压，第二连接端连接至所述浮动扩散点。
[0016]可选地，所述增益调节电容为所述复位晶体管与所述增益控制晶体管连接点对地的寄生电容；或者，所述增益调节电容为器件电容。
[0017]可选地，所述感光控制模块包括：光电转换元件及传输晶体管，其中，所述光电转换元件的输出端连接所述传输晶体管的第一连接端，另一端连接所述第一参考电压；所述传输晶体管的栅端接入所述传输控制信号，第二连接端连接至所述浮动扩散点。
[0018]可选地，所述高增益读取单元和所述低增益读取单元对应相同或不同的列线，以分别实现信号的串行输出或者并行输出。
[0019]本技术还提供了一种CMOS图像传感器，所述CMOS图像传感器包括：如上任一项所述的像素电路。
[0020]可选地，所述图像传感器包括堆叠设置的第一半导体衬底和第二半导体衬底，所述感光控制模块位于所述第一半导体衬底内，所述读取模块位于所述第二半导体衬底内；或者，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：复位模块、增益控制模块、感光控制模块及读取模块，其中，所述复位模块包括复位晶体管，所述复位晶体管的栅端接入复位控制信号，第一连接端接入电源电压，第二连接端连接至浮动扩散点；所述增益控制模块连接于所述复位晶体管的第二连接端和所述浮动扩散点之间，并受控于增益控制信号，用于根据所述增益控制信号调节所述浮动扩散点的等效电荷存储容量，使所述像素电路工作于不同增益传输模式下；所述感光控制模块连接于所述浮动扩散点和第一参考电压之间，并受控于传输控制信号，用于根据光电效应产生曝光电荷，并根据所述传输控制信号将所述曝光电荷转移输出；所述读取模块包括高增益读取单元及低增益读取单元，均连接至所述浮动扩散点，其中，所述高增益读取单元用于读取高增益传输模式下所述浮动扩散点的电压信号并输出；所述低增益读取单元用于读取低增益传输模式下所述浮动扩散点的电压信号并输出；所述高增益读取单元包括第一电容，所述低增益读取单元包括第二电容，所述第一电容用于获取高增益传输模式下的图像信号与复位信号的电压差，所述第二电容用于获取低增益传输模式下的图像信号与复位信号的电压差。2.根据权利要求1所述的像素电路，其特征在于，所述高增益传输模式包括第一高增益传输模式和第二高增益传输模式，在所述第一高增益传输模式下，所述第一电容的左极板存储高增益复位电压信号Vrst hcg，右极板存储第一电源电压信号Vdd，在所述第二高增益传输模式下，所述第一电容的左极板存储高增益图像电压信号Vsig hcg，右极板存储高增益输出电压信号Vsig hcg+(Vdd
‑
Vrst hcg)；和/或，所述低增益传输模式包括第一低增益传输模式和第二低增益传输模式，在所述第一低增益传输模式下，所述第二电容的左极板存储低增益复位电压信号Vrst lcg，右极板存储第一电源电压信号Vdd，在所述第二低增益传输模式下，所述第二电容的左极板存储低增益图像电压信号Vsig lcg，右极板存储输出低增益电压信号Vsig lcg+(Vdd
‑
Vrst lcg)。3.根据权利要求1所述的像素电路，其特征在于，所述高增益读取单元至少还包括：第一高增益源跟随晶体管、第一高增益存储控制晶体管、第二高增益存储控制晶体管、第二高增益源跟随晶体管及第一行选择晶体管；所述第一高增益源跟随晶体管的栅端连接至所述浮动扩散点，第一连接端接入第一可变电压，第二连接端连接所述第一高增益存储控制晶体管的第一连接端；所述第一高增益存储控制晶体管的栅端接入第一高增益存储控制信号，第二连接端连接所述第一电容的左极板；所述第一电容的右极板连接所述第二高增益存储控制晶体管的第二连接端及所述第二高增益源跟随晶体管的栅端；所述第二高增益存储控制晶体管的栅端接入第二高增益存储控制信号，第一连接端接入第一电源电压；所述第二高增益源跟随晶体管的第一连接端接入第二电源电压，第二连接端连接所述第一行选择晶体管的第一连接端；所述第一行选择晶体管的栅端接入高增益行选信号，第二连接端作为所述高增益读取单元的输出端；所述低增益读取单元至少还包括：第一低增益源跟随晶体管、第一低增益存储控制晶体管、第二低增益存储控制晶体管、第二低增益源跟随晶体管及第二行选择晶体管；所述第一低增...

【专利技术属性】
技术研发人员：刘洲宏，侯金剑，
申请(专利权)人：思特威上海电子科技股份有限公司，
类型：新型
国别省市：