一种低压检测电路制造技术

本发明专利技术实施例公开了一种低压检测电路中，包括依次连接的电流源产生电路、基准电压产生电路以及比较器；所述电流源产生电路用于产生基准电流，所述基准电压产生电路用于根据所述基准电流产生第一比较电压VP和第二比较电压VN，所述比较器在所述第一比较电压VP大于或等于所述第二比较电压VN时输出高电平信号，通过本发明专利技术的电流源产生电路，可以实现低功耗设计，且电流源产生电路结构简单，有利于减小面积。积。积。

【技术实现步骤摘要】
一种低压检测电路


[0001]本专利技术涉及电子
，尤其涉及一种低压检测电路。

技术介绍

[0002]低压检测电路主要用于检测电源电压VDD，当检测到的电源电压VDD低于某一特定设计的阈值电压(Vth)时，低压检测电路输出一个高电平信号，对后续系统或设备进行复位或保护。很多应用场景对该电路的阈值电压(Vth)精准度和功耗有着很高的要求，现有的低电压检测电路通常是由带隙基准源产生一个基准电压，然后将该基准电压与电源电压的电阻分压通过比较器进行比较，从而检测电源电压，然而，此种结构由于带隙基准源结构复杂，不但功耗较大，而且面积也相当大。

技术实现思路

[0003]本专利技术实施例提供一种低压检测电路，结构简单，能够实现低功耗检测。
[0004]为了解决上述技术问题，第一方面，本专利技术提供一种低压检测电路，包括依次连接的电流源产生电路、基准电压产生电路以及比较器；
[0005]所述电流源产生电路用于产生基准电流，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2以及第一电阻R1；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压检测电路，其特征在于，包括依次连接的电流源产生电路、基准电压产生电路以及比较器；所述电流源产生电路用于产生基准电流，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2以及第一电阻R1；所述第一PMOS管P1的栅极和漏极与所述第二PMOS管P2的栅极、所述第一NMOS管N1的漏极连接，所述第一PMOS管P1的源极和所述第二PMOS管P2的源极与电源电压VDD连接，所述第二PMOS管P2的漏极与所述第一NMOS管N1的栅极、所述第二NMOS管N2的栅极和漏极连接，所述第一NMOS管N1的源极通过所述第一电阻R1接地，所述第二NMOS管N1的源极接地，其中，所述第一NMOS管N1和所述第二NMOS管N2的个数比为N，N为大于等于2的整数；所述基准电压产生电路包括第一支路和第二支路，所述第一支路与所述第一PMOS管P1的栅极和所述第二PMOS管P2的栅极连接，用于产生第一比较电压VP，所述第二支路与所述第一NMOS管N1的栅极和所述第二NMOS管N2的栅极连接，用于产生第二比较电压VN；所述比较器的同相输入端输入所述第一比较电压VP，所述比较器的反相输入端输入所述第二比较电压VN，所述比较器的输出端在所述第一比较电压VP大于或等于所述第二比较电压VN时输出高电平信号。2.根据权利要求1所述的低压检测电路，其特征在于，所述第一支路包括第三PMOS管P3和导通元件；所述第三PMOS管P3的栅极与所述第一PMOS管P1的栅极和所述第二PMOS管P2的栅极连接，所述第三PMOS管P3的源极与所述电源电压VDD连接，所述第三PMOS管P3的漏极通过所述导通元件接地，且所述第三PMOS管P3的漏极还与所述比较器的同相输入端连接。3.根据权利要求2所述的低压检测电路，其特征在于，所述导通元件为二极管，所述二极管的正极与所述第三PMOS管P3的漏极连接，所述二极管的负极接地。4.根据权利要求2所述的低压检测电路，其特征在于，所述导通元件为PNP型双极型晶体管Q1，所述PNP型双极型晶体管Q1的基极接地，发射极与所述第三PMOS管P3的漏极连接，集电极接地。5.根据权利要求1所述的低压检测电路，其特征在于，所述第二支路包括第二电阻R2和第三NMOS管N3；所述第二电阻R2的一端与所述电源电压VDD连接，所述第二电阻R2的另一端与所述第三NMOS管N3的漏极、所述...

【专利技术属性】
技术研发人员：吉博，郭嘉帅，
申请(专利权)人：深圳飞骧科技股份有限公司，
类型：发明
国别省市：