驱动控制电路制造技术

本发明专利技术提供一种驱动控制电路。根据一个实施方式，驱动控制电路具备：第1晶体管，响应驱动信号而对输出晶体管的栅极供给电流；第2晶体管，响应上述驱动信号而对电容供给电流；比较电路，对上述输出晶体管的栅极电压与上述电容的电压进行比较；控制信号生成电路，响应上述比较电路的输出信号和上述驱动信号而生成控制信号；以及第3晶体管，响应上述控制信号而对上述输出晶体管的栅极供给电流。对上述输出晶体管的栅极供给电流。对上述输出晶体管的栅极供给电流。

【技术实现步骤摘要】
驱动控制电路
[0001]本申请享受2020年9月15日提交的日本专利申请号2020
‑
154310的优先权利益，该日本专利申请的全部内容被援用于本申请。


[0002]本实施方式整体上涉及一种驱动控制电路。

技术介绍

[0003]以往，公开有如下技术：在对输出晶体管的接通断开进行控制的驱动控制电路中，以预先存储的阈值为基准，对驱动输出晶体管的驱动元件的驱动能力进行调整，兼顾输出晶体管的开关速度的高速化以及EMI噪声的抑制。在使用预先存储的输出晶体管的阈值的构成的情况下，需要阈值的存储电路，电路构成变得复杂。期望能够通过简单的构成来进行输出晶体管的阈值的检测以及驱动元件的驱动能力的调整的驱动控制电路。

技术实现思路

[0004]本专利技术的一个实施方式提供一种驱动控制电路，能够通过简单的构成来进行输出晶体管的阈值的检测以及驱动元件的驱动能力的调整。
[0005]根据一个实施方式，驱动控制电路具备：第1驱动晶体管，响应驱动信号而对输出晶体管的栅极供给驱动电流；第1电容，一端被施加基准电位；第2驱动晶体管，响应上述驱动信号而对上述第1电容的另一端供给充电电流；第1比较电路，将上述输出晶体管的栅极电压与上述第1电容的另一端的电压进行比较，基于其结果来输出第1检测信号；第1控制信号生成电路，响应上述第1检测信号以及上述驱动信号而生成第1控制信号；以及第3驱动晶体管，响应上述第1控制信号而对上述输出晶体管的栅极供给驱动电流。
附图说明
[0006]图1是表示第1实施方式的驱动控制电路的构成的图。
[0007]图2是用于对输出晶体管的栅极电容的变化进行说明的图。
[0008]图3是概要地表示各节点的电压关系的图。
[0009]图4是用于对输出晶体管的栅极电压与参照电压之间的关系进行说明的图。
[0010]图5是用于对第1实施方式的效果进行说明的图。
[0011]图6是表示第2实施方式的驱动控制电路的构成的图。
[0012]图7是用于对输出晶体管的栅极电压与参照电压之间的关系进行说明的图。
具体实施方式
[0013]以下，参照附图对实施方式的驱动控制电路进行详细说明。另外，本专利技术不被这些实施方式限定。
[0014](第1实施方式)
[0015]图1是表示第1实施方式的驱动控制电路的构成的图。本实施方式具有驱动电路10。驱动电路10输出开关信号V
S
、V
S1
。开关信号V
S
、V
S1
设置有所谓的死区时间，以免驱动晶体管Q11与Q13以及Q12与Q14同时接通。
[0016]本实施方式具有缓冲器11、12。缓冲器11对开关信号V
S
进行波形整形而供给至驱动晶体管Q11的栅极。缓冲器12对开关信号V
S1
进行波形整形而供给至驱动晶体管Q13的栅极。
[0017]驱动晶体管Q11的源极被施加电源电压VDD，漏极与驱动晶体管Q13的漏极连接。驱动晶体管Q11与Q13的漏极的共同连接端N1与输出晶体管Q1的栅极连接。输出晶体管Q1的漏极与输出端13连接。驱动晶体管Q13的源极接地。驱动晶体管Q11在接通状态时向输出晶体管Q1的栅极供给驱动电流。驱动晶体管Q13在接通状态时使输出晶体管Q1的栅极电容的电荷进行放电。
[0018]本实施方式具有参照电压生成电路40。参照电压生成电路40具有驱动晶体管Q12、Q14以及电容C
R
。电容C
R
的一端接地，被施加成为基准电位的接地电位。驱动晶体管Q12的源极被施加电源电压VDD，漏极与驱动晶体管Q14的漏极连接。驱动晶体管Q12与Q14的漏极的共同连接端N2与比较电路30的非反相输入端(+)连接。驱动晶体管Q12、Q14的接通断开由缓冲器11、12的输出分别控制。驱动晶体管Q12在接通状态时供给充电电流，对电容C
R
进行充电。驱动晶体管Q14在接通状态时使电容C
R
的电荷进行放电。
[0019]基于由输出晶体管Q1的栅极源极间电容C
GS
和驱动晶体管Q11的驱动能力确定的时间常数、以及驱动晶体管Q12的驱动能力，来设定电容C
R
的值。例如，设定为：通过驱动晶体管Q11将输出晶体管Q1的栅极源极间电容C
GS
充电到成为规定的电压为止的时间、与通过驱动晶体管Q12将电容C
R
充电到成为其规定的电压为止的时间相同。因而，电容C
R
的一端的电位与输出晶体管Q1的源极的电位并不一定需要成为相同电位。
[0020]例如，在将电容C
R
的值设定为输出晶体管Q1的栅极源极间电容C
GS
的1/2的情况下，将驱动晶体管Q12的驱动能力设为驱动晶体管Q11的驱动能力的1/2。由此，能够缩小驱动晶体管Q12的尺寸而降低消耗电力。另外，此处所说的驱动能力是指驱动电流的供给能力。
[0021]本实施方式具有比较电路30。共同连接端N1与比较电路30的反相输入端(
‑
)连接。比较电路30将共同连接端N1的电压即输出晶体管Q1的栅极电压V
G
、与共同连接端N2的电压即参照电压生成电路40的电容C
R
的另一端侧的参照电压V
R
进行比较，并根据其比较结果来输出检测信号V
C
。
[0022]比较电路30例如具有磁滞特性。通过使比较电路30具有磁滞特性，例如，能够避免因噪声等而引起的比较电路30的误动作。
[0023]本实施方式具有控制信号生成电路20。对控制信号生成电路20供给检测信号V
C
以及开关信号V
S
。控制信号生成电路20响应检测信号V
C
以及开关信号V
S
而输出控制信号V
D
。控制信号V
D
对驱动晶体管Q10的接通断开进行控制。控制信号生成电路20能够由对检测信号V
C
以及开关信号V
S
进行响应的闩锁电路构成。
[0024]驱动晶体管Q10的驱动能力被设定得高于驱动晶体管Q11的驱动能力。例如。通过使驱动晶体管Q10的尺寸(栅极宽度)大于驱动晶体管Q11的尺寸，由此能够提高驱动晶体管Q10的驱动能力。
[0025]使用图2至图4对本实施方式的电路动作进行说明。图2表示输出晶体管Q1的栅极
电容与栅极电压之间的关系。横轴表示输出晶体管Q1的栅极电压，纵轴表示栅极电容。在栅极电压低于阈值的状态下，输出晶体管Q1的栅极电容为栅极源极间电容C
GS
。当栅极电压变高、并成为阈值时，栅极电容成为栅极漏极间电容C
GD
。当栅极电压超过阈值地变高时，栅极电容成为C
GS
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动控制电路，具备：第1驱动晶体管，响应驱动信号而对输出晶体管的栅极供给驱动电流；第1电容，一端被施加基准电位；第2驱动晶体管，响应上述驱动信号而对上述第1电容的另一端供给充电电流；第1比较电路，对上述输出晶体管的栅极电压与上述第1电容的另一端的电压进行比较，并基于其结果来输出第1检测信号；第1控制信号生成电路，响应上述第1检测信号以及上述驱动信号而生成第1控制信号；以及第3驱动晶体管，响应上述第1控制信号而对上述输出晶体管的栅极供给驱动电流。2.根据权利要求1所述的驱动控制电路，其中，上述第3驱动晶体管的驱动能力高于上述第1驱动晶体管的驱动能力。3.根据权利要求1所述的驱动控制电路，其中，上述第3驱动晶体管的尺寸大于上述第1驱动晶体管的尺寸。4.根据权利要求2所述的驱动控制电路，其中，基于由上述输出晶体管的栅极源极间电容和上述第1驱动晶体管的驱动能力确定的时间常数、以及上述第2驱动晶体管的驱动能力，设定上述第1电容的值。5.根据权利要求1所述的驱动控制电路，其中，该驱动控制电路被设定为，上述输出晶体管的栅极源极间电容由上述第1驱动晶体管充电到规定的电压的时间、与上述第1电容由上述第2驱动晶体管充电到上述规定的电压的时间成为相同。6.根据权利要求1所述的驱动控制电路，其中，上述第1比较电路具有磁滞特性。7.根据权利要求1所述的驱动控制电路，具备：第4驱动晶体管，响应第2驱动信号而对上述输出晶体管的栅极源极间电容的电荷进行放电；以及第5驱动晶体管，响应上述第2驱动信号而对上述第1电容的电荷进行放电。8.根据权利要求1所述的驱动控制电路，具备：第2电容，一端被施加上述基准电位；第6驱动晶体管，响应上述驱动信号而对上述第2电容的另一端供给充电电流；第2比较电路，对上述输出晶体管的栅极电压与上述第2电容的另一端的电压进行比较，并根据其比较结果来输出第2检测信号；第2控制信号生成电路，响应上述第2检测信号以及上述驱动信号而生成第2控制信号；以及第7驱动晶体管，响应上述第2控制信号而对上述输出晶体管的栅极供给驱动电流。9.根据权利要求8所述的驱动控制电路，其中，上述第7驱动晶体管的驱动能力高于上述第1驱动晶体管的驱动能力。10.根据权利要求8所述的驱动控制电路，其中，上述第7驱动晶体管的尺寸大于上述第1驱动晶体管的尺寸。11.根据权利要求1所述的驱动控制电路，其中，
上述输出晶体管是GaN晶体管。12.一种驱动控制电路，具备：驱动电路，输出驱动信号；第1驱动晶体管，响应上述驱动信号而对输出晶体管的栅极供给驱动电流；第1电容，一端被施加基准电位；第2驱动晶体管，响应上述驱动信号而对上述第1电容的另一端供给充电电流；第1比较电路，对上述输出晶体管的栅极电压与上述第1电容的另一端的电压进行比较，并基于其结果来输出第1检测信号；第1控制信号生成电路，响应上述第...

【专利技术属性】
技术研发人员：泽原裕一，间岛秀明，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：