半导体装置的制备方法和半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置的制备方法和半导体装置，包括：提供第一衬底，并在第一衬底表面形成第一非金属键合材料层；提供第二衬底，并在第二衬底表面形成器件材料层；在器件材料层表面形成第二非金属键合材料层；将第二非金属键合材料层和第一非金属键合材料层进行键合形成非金属键合层；去除第二衬底；对器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。本发明专利技术通过非金属键合方式，避免了金属键合后图形化刻蚀金属四溢以及清洗金属粒子残留导致的漏电问题，本发明专利技术通过非金属键合方式，形成了有效的刻蚀高选择比，增加了工艺窗口并提高了可行性。增加了工艺窗口并提高了可行性。增加了工艺窗口并提高了可行性。

【技术实现步骤摘要】
半导体装置的制备方法和半导体装置


[0001]本专利技术涉及半导体制造
，特别涉及一种半导体装置的制备方法和半导体装置。

技术介绍

[0002]目前关于实现单片集成的方案主要有图形化金属对准键合、整面金属键合两种。图形化金属对准键合以及整面金属键合方案都存在着以下缺点。
[0003]图形化金属对准键合方案的设备和制造成本高昂，对集成器件的密度有很高要求。
[0004]整面金属键合方案在键合过程中会形成复杂的多种不同晶相，一般的干法刻蚀设备无法满足刻蚀需求，进而其采用了电子束刻蚀方案，在金属刻蚀过程中很容易出现金属粒子四散、去除不净带来的器件漏电问题，并且容易导致驱动相关器件损伤。
[0005]另外，因为图形化金属键合和整面金属键合都面临着键合金属的刻蚀问题，所以为保证能够进行金属刻蚀，需要预留相对较宽的刻蚀沟道空间，这给高度集成器件的密度带来了不利影响。
[0006]另外，图形化金属键合和整面金属键合的金属键合过程都需要在高温环境下进行，加上不同材料体系的热膨胀系数差异的客观因素，导致了键合后的晶圆出现翘曲的问题，容易导致有效结构开裂、断层以及翘曲过大带来的制造困难等问题。
[0007]因此，如何避免图形化金属键合和整面金属键合的上述各种缺点，便成为亟待解决的问题。
[0008]专利文献TW201724442A中提供了一种金属键合式集成方案。其中一种示例如图1所示，包括驱动晶圆8120、驱动电路8140、功能性器件或装置8150、金属键合层8170。为完成图1所示的结构，在制备过程中，通过金属键合后，驱动端的键合金属垫8180与器件8160之间具备一一对应性，键合金属垫8180之间彼此相互隔离，该方案在制备过程中，在整面金属键合时需要预留较大的金属刻蚀空间来完成键合金属与器件的一一对应隔离刻蚀，在图形化金属键合时需要极高的对准精度，而对准精度进一步限制了器件尺寸和集成密度。在键合金属刻蚀为键合金属垫8180后，与其一一对应的器件8160需要完成其中的一个电极的电气和物理连接，这需要一定的键合金属厚度(一方面，需要确保键合金属的横截面的电阻率的要求；另一方面，金属键合时往往涉及到共晶键合，为了形成稳定晶相以及抵消因为晶圆翘曲、表面粗糙和共晶体渗透而影响器件的可靠性，也需要键合金属的一定厚度)，而键合金属垫8180的厚度又会限制集成器件尺寸，当器件尺寸减小到一定程度时，键合金属垫8180会出现过大高宽比的金属柱形态，这对器件8160的可靠性(包括粘附性和键合金属垫8180本身的牢固性)产生了很大的挑战。另外，图1所示结构中，驱动电路8140、键合金属垫8180、器件8160之间一一对应，若在其中某个位置的器件8160坏损时将无备用的器件8160进行替代，因此，该结构还存在对死点的接受度低，需要超高的良品率控制，导致整体的可靠性偏低的问题。
[0009]专利TW202006968A提出了一种单片式LED阵列前驱物，图2A和图2B分别示出了该现有技术的LED阵列前驱物的横截面结构和LED阵列结构。主体结构包括生长基板9100，第一半导体层9110，包含N个通孔的掩蔽层9120，基于掩蔽层9120通孔选择性区域生长的第二半导体层9130(N型半导体)，包含多个量子阱层9141以及第四半导体层9150(P型半导体)的第三半导体层9140，以及用于欧姆接触电流注入的主要电接点9160(主要接触电极)。
[0010]在上述基础器件(前驱物)完成后，将其转移至驱动背板上，其驱动背板包括背板基板9200及背板接触垫9220，在此之上包含二次加工的基础器件，该器件去除生长基板9100，在第三半导体层9140外面再次覆盖第一半导体层9121极性绝缘钝化，并在第一半导体层9110上进行粗糙化，进行光提取率增加，完成糙化层9112，同时在第一半导体层9110上完成辅助电接点9180(辅助接触电极)，用于与第一半导体层9110形成电气接触。
[0011]专利TW202006968A主要存在以下问题：
[0012]1)如图2A所示，该器件通过选区生长方案制备，实际材料生长时掩蔽层9120周围区域材料会存在缺陷，导致量子阱层有源区缺陷，出现性能受损等问题；
[0013]2)该器件公用第一半导体层9110(即通过第一半导体层9110共极)，器件之间会存在因为公用第一半导体层9110而产生的光电及信号串扰问题；
[0014]3)辅助电接点9180(辅助接触电极)在靠近衬底(生长基板9100)一面，其电气接触能力较远离衬底(生长基板9100)一面差。以GaN极性材料为例，靠近衬底(生长基板9100)一面为N极性面，远离衬底(生长基板9100)一面为Ga极性面，N极性面形成欧姆接触的难度和稳定性较Ga极性面差，最终所制成的器件的电压略高；
[0015]4)辅助电接点9180(辅助接触电极)位于靠近衬底(生长基板9100)一面，若要形成电气连接必须进行衬底(生长基板9100)的去除。
[0016]公开号为US10297585B1的美国专利公开了一种多分辨率复合微器件，其中提及了该种器件的结构和制备方法。该方案中，作为机械支撑结构的氮化硅薄膜本身存在机械强度不足的问题，因此在器件尺寸较大时仍然容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。该方案需要采用巨量转移的方式将目标器件转移至制程结构上，进而需要非常高的转移对准精度，并且多个器件集成时，转移过程需较大的器件间距，影响器件的集成密度和最终尺寸。在进行巨量转移时需要有机材料黏合层(如聚合物树脂)将微型器件进行固定，而有机材料会限制器件的使用环境。另外，该方案在进行电气连接时，对器件不够友好，对于光电器件而言，电气连接金属大量阻挡出光面，导致出光效率偏低，对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。
[0017]US10297585B1的方案中，将微型器件固定在衬底上并采用扇出的方式进行器件电气互联，在该过程中，进行电气互联的电气连接金属位于微型器件和衬底的上方，这种方式对器件并不，特别是对于光电器件而言，位于微型器件和衬底上方的电气连接金属大量地阻挡了出光面，导致了光电器件的出光效率偏低，而对于电力电气和功率器件而言，该方案的电气连接极易产生寄生电容，影响器件性能。同时，该方案中，作为机械支撑结构的氮化硅薄膜本身存在着机械强度不足的问题，在器件尺寸较大时容易遭受破损，并且氮化硅在电气能力(电传输、热传输)能力表现较差，会影响到器件的性能释放。另外，该方案需要采用巨量转移的方式将目标器件转移至制程结构上，进而需要非常高的转移对准精度，并且
多个器件集成时，转移过程需较大的器件间距，影响器件的集成密度和最终尺寸。在进行巨量转移时需要有机材料黏合层(如聚合物树脂)将微型器件进行固定，而有机材料也会限制器件的使用环境。

技术实现思路

[0018]有鉴于此，本专利技术提供一种集成式半导体装置的制备方法和集成式半导体装置，采用非金属键合手段本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成式半导体装置的制备方法，包括：提供第一衬底，并在所述第一衬底表面形成第一非金属键合材料层；提供第二衬底，并在所述第二衬底表面形成器件材料层；在所述器件材料层表面形成第二非金属键合材料层；将所述第二非金属键合材料层和所述第一非金属键合材料层进行键合形成非金属键合层；去除所述第二衬底；对所述器件材料层进行图形化刻蚀以获得含有至少一个半导体器件的器件层。2.根据权利要求1所述的集成式半导体装置的制备方法，其特征在于，所述方法还包括：将所述器件层与所述第一衬底进行桥接。3.根据权利要求1所述的集成式半导体装置的制备方法，其特征在于，所述方法还包括：在包含所述器件层的基体表面制备光学结构层，所述光学结构层包括微型透镜和/或微型反射杯，且在所述微型反射杯中填充颜色转换材料并密封。4.一种集成式半导体装置，其特征在于，包括：第一衬底；非金属键合层，所述非金属键合层位于所述第一衬底的表面；器件层，所述器件层位于所述非金属键合层上，所述器件层含有至少一个半导体器件；其中：所述非金属键合层由形成于所述第一衬底表面的第一非金属键合材料层和形成于一器件材料层的一第二非金属键合材料层键合而成，所述器件层由所述器件材料层经过图形化刻蚀而成。5.一种共极半导体装置的制备方法，包括：提供第一衬底，在所述第一衬底的表面制备第一键合导电材料层；提供第二衬底，并在所述第二衬底表面制备器件材料层，所述器件材料层至少包含远离所述第二衬底的第一电极层；在所述第一电极层的表面制备第二键合导电材料层；将所述第二键合导电材料层和所述第一键合导电材料层进行键合形成键合导电层；对所述器件材料层从所述第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层，其中，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的第一电极，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接。6.根据权利要求5所述的共极半导体装置的制备方法，其特征在于：所述第一衬底的表面包含有电连接于驱动电路的驱动触点；所述第一键合导电材料层形成于包含有所述驱动触点的表面；在垂直于所述第一衬底的表面方向上，所述半导体器件与所述驱动触点之间相互避让；所述方法还包括：通过图形化刻蚀，将所述键合导电层从所述驱动触点的表面去除或在所述驱动触点的
表面形成隔离围栏，以断开所述键合导电层和所述驱动触点之间的电接触。7.根据权利要求6所述的共极半导体装置的制备方法，其特征在于：所述器件材料层还包含靠近所述第二衬底的第二电极层；所述半导体器件还包括由所述第二电极层经过图形化刻蚀而成的第二电极；所述方法还包括：将所述器件层中的至少一个半导体器件的第二电极与所述驱动触点进行桥接。8.根据权利要求5所述的共极半导体装置的制备方法，其特征在于，在将所述第二键合导电材料层和所述第一键合导电材料层进行键合之后，并在对所述器件材料层从所述第二衬底一侧进行图形化刻蚀之前，所述方法还包括：去除所述第二衬底。9.根据权利要求5所述的共极半导体装置的制备方法，其特征在于，在对所述器件材料层从所述第二衬底一侧进行图形化刻蚀以获得含有至少两个半导体器件的器件层的同时，所述方法还包括：对所述第二衬底和所述器件材料层共同进行图形化刻蚀，并在形成所述器件层的同时由所述第二衬底经过图形化刻蚀形成微结构承载层。10.根据权利要求9所述的共极半导体装置的制备方法，其特征在于：在去除所述第二衬底之后，并在对所述器件材料层进行图形化刻蚀之前，所述方法还包括：在所述器件材料层上继续键合形成由至少两层器件材料层所构成的堆叠结构；在对所述器件材料层进行图形化刻蚀以获得器件层的同时，所述方法还包括：对所述堆叠结构进行图形化刻蚀，以形成器件堆叠层，所述器件堆叠层中包含所述器件层以及堆叠于所述器件层上其他器件层。11.一种共极半导体装置，其特征在于，包括：第一衬底；键合导电层，所述键合导电层位于所述第一衬底的表面，所述键合导电层由形成于所述第一衬底的表面的第一键合导电材料层和一第二键合导电材料层键合形成；器件层，所述器件层位于所述键合导电层上，所述器件层含有至少两个半导体器件，所述至少两个半导体器件的第一电极之间通过所述键合导电层共极电连接；其中，所述器件层由一器件材料层从一第二衬底一侧进行图形化刻蚀而成，所述器件材料层形成于所述第二衬底表面，所述器件材料层至少包含远离所述第二衬底的第一电极层，所述第二键合导电材料层形成于所述第一电极层的表面，所述半导体器件包括由所述第一电极层经过图形化刻蚀而成的所述第一电极。12.一种化合物半导体装置的制备方法，包括：提供第一衬底，在所述第一衬底上整面制备半导体堆叠结构，所述半导体堆叠结构包括从所述第一衬底表面向外堆叠的过渡半导体层、第一导电类型半导体层、第二导电类型半导体层；从所述第二导电类型半导体层一侧对所述半导体堆叠结构进行图形化刻蚀，形成暴露至所述第一导电类型半导体层的第一图形化刻蚀结构；在所述第二导电类型半导体层的表面和所述第一图形化刻蚀结构底部所暴露的所述
第一导电类型半导体层的表面分别制备第二接触电极和第一接触电极；在所述第一图形化刻蚀结构中制备绝缘钝化层；提供含有驱动触点的驱动背板，将所述第二接触电极与所述驱动触点一对一地电气连接；对所述半导体堆叠结构进行图形化刻蚀，形成从远离所述第二导电类型半导体层并靠近所述第一导电类型半导体层的一侧暴露部分所述第一接触电极的第二图形化刻蚀结构。13.根据权利要求12所述的化合物半导体装置的制备方法，其特征在于，所述的将所述第二接触电极与所述驱动触点一对一地电气连接，包括：采用对准键合、焊接或者电极搭桥方式将所述第二接触电极与所述驱动触点一对一地电气连接。14.根据权利要求13所述的化合物半导体装置的制备方法，其特征在于，采用对准键合方式将所述第二接触电极与所述驱动触点一对一地电气连接，包括：将所述驱动触点与所述第二接触电极进行对准，并将所述驱动背板键合于所述第二导电类型半导体层；其中，所述驱动触点在所述驱动背板表面的分布与所述第二接触电极在所述第二导电类型半导体层...

【专利技术属性】
技术研发人员：李勇，陈京华，
申请(专利权)人：格芯致显杭州科技有限公司，
类型：发明
国别省市：