芯片仿真中转换IP模块验证信息的自动化系统及应用技术方案

本发明专利技术公开了一种芯片仿真中转换IP模块验证信息的自动化系统及应用，涉及芯片开发技术领域。所述系统包括IP模块级UVM验证平台、SOC芯片级UVM验证平台和验证信息转换装置，验证信息转换装置用于对被测IP模块与IP接口信号模块的连接关系信息进行转换，通过将IP接口关键字统一替换为对应SOC接口信号模块的SOC接口关键字以配置被测IP模块与SOC接口信号模块的连接关系信息；以及，通过设别IP模块级UVM验证平台中对应被测IP模块的组件配置信息，将组件配置信息添加到SOC芯片级UVM验证平台中。本发明专利技术能够高效准确地实现测试案例的移植，同时提升了芯片级功能验证的可控制性和可观察性。性。性。

【技术实现步骤摘要】
芯片仿真中转换IP模块验证信息的自动化系统及应用


[0001]本专利技术涉及芯片开发
，尤其涉及一种芯片仿真中转换IP模块验证信息的自动化系统及应用。

技术介绍

[0002]在IC设计领域，主流芯片设计越来越倾向于使用可复用IP核（Intellectual Property core，也称IP模块）的系统级芯片SoC（System on Chip，也称片上系统）设计。芯片的速度与质量是芯片开发的重点，为了保证芯片的速度与质量，对芯片的IP核进行验证是芯片开发过程中的重要环节。
[0003]目前，一些IP核厂商会提供用于验证的IP核(verification IP，VIP)，但提供的VIP工具通常只能用于该厂商提供的IP核的验证，不能用于其他厂商的IP核验证。同时，一些具有VIP工具的IP核，也只能验证IP核的部分功能，完全不能满足实际验证的需要，且通常这些VIP只有接口，不能查看或更改其内容。据此，现有技术中也提供了各种基于UVM（Universal Verification Methodology，通用验证方法学）验证方法学搭建本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片仿真中转换IP模块验证信息的自动化系统，其特征在于：包括IP模块级UVM验证平台、SOC芯片级UVM验证平台和验证信息转换装置；所述IP模块级UVM验证平台使用通用验证方法学UVM和System Verilog语言搭建验证环境，验证平台通过IP接口信号模块与被测IP模块进行交互，通过编写的IP模块级测试案例对所述IP模块施加测试激励进行功能验证；所述IP模块级UVM验证平台包括如下组件：参考模型Reference model；输入代理器In_agent，包括封装的定序器sequencer、驱动器driver和监视器monitor，所述定序器sequencer用于管理序列发生器，产生有效的sequence序列，所述驱动器driver用于对被测IP模块端口施加测试激励和数据转换，所述监视器monitor用于采集被测IP模块的输出数据并进行数据转换；输出代理器Out_agent,包括监视器monitor，用于采集施加激励后被测IP模块端口的输出数据；计分板scoreboard，与参考模型Reference model连接，用于将输出代理器的监视器采集的输出数据与参考模型Reference model的期望值进行比对，并输出比对结果；所述SOC芯片级UVM验证平台与IP模块级UVM验证平台同构设置，用于通过SOC接口信号模块与被测芯片中的前述被测IP模块进行交互，以验证所述被测IP模块在被测芯片中的功能的正确性；所述验证信息转换装置被配置为通过如下方式将前述IP模块级测试案例移植到SOC芯片级UVM验证平台中：对被测IP模块与IP接口信号模块的连接关系信息进行转换，通过识别连接关系信息中对应IP接口信号模块的连线并将连线信息中的IP接口关键字统一替换为对应SOC接口信号模块的SOC接口关键字，以配置被测IP模块与SOC接口信号模块的连接关系信息；以及，通过设别IP模块级UVM验证平台中对应前述被测IP模块的组件配置信息，将前述组件配置信息添加到SOC芯片级UVM验证平台中。2.根据权利要求1所述的系统，其特征在于：配置被测IP模块与SOC接口信号模块的连接关系信息的方式为，识别连线信息中的预设的IP接口关键字ip_interface，并统一替换为预设的SOC接口关键字soc_interfac...

【专利技术属性】
技术研发人员：袁力，蔡浩，胡扬央，
申请(专利权)人：眸芯科技上海有限公司，
类型：发明
国别省市：