可编程逻辑器件的延时估算方法、装置、设备及存储介质制造方法及图纸

本发明专利技术公开了一种可编程逻辑器件的延时估算方法、装置、设备及存储介质，属于集成电路设计领域。它包括：获取芯片中各个功能块的结构信息；获取每个功能块中各个输入端口的实际输入延时值，和每个功能块中各个输出端口的实际输出延时值；根据所述功能块中各输出端口的实际输出延时值获取对应功能块中各所述输出端口的统计输出延时值；获取每个所述输入端口所连接的布线单元与其它功能块中的布线单元之间的最短路径延时值；获取所述功能块中的每个所述输入端口与其它功能块中各所述输出端口之间的延时估算值。本发明专利技术可以兼顾可编程逻辑器件的内存开销，适用于超大规模的可编程逻辑器件的延时估算。辑器件的延时估算。辑器件的延时估算。

【技术实现步骤摘要】
可编程逻辑器件的延时估算方法、装置、设备及存储介质


[0001]本专利技术属于集成电路设计领域，涉及现场可编程逻辑器件(如FPGA芯片)集成电路软件工具设计技术，尤其涉及一种可编程逻辑器件的延时估算方法、装置、设备及存储介质。

技术介绍

[0002]如图2基于A*算法的可编程器件布线算法延时代价模型示意图所示，在现有基于A*算法的可编程器件的布线扩展算法流程中，常采用f＝g+h的延时代价模型来估算从当前扩展节点到目标节点的代价值，g表示从源节点到当前扩展节点已走过的延时代价值，加上拥塞因子值；h表示从当前扩展节点到目标节点的延时估算代价值。
[0003]在上述基于A*算法的布线扩展中，延时估算值的准确性会极大程度的影响着布线算法的性能，延时估算值越准确，布线扩展导向性越好，扩展的中间节点越少，算法性能越好。
[0004]现有技术通常采用距离估算法或预先遍历网表计算延时的方式来获取延时估算值，专利技术人发现上述获取延时估算值的方式不仅占用内存较多，从而让可编程逻辑器件的内存开销较大，而且上述现有技术方案在对超大规模的可编程器件中距本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程逻辑器件的延时估算方法，其特征在于，包括：获取芯片中各个功能块的结构信息，所述功能块包括逻辑单元、布线单元以及用于连接所述逻辑单元和布线单元的多个内部端口，所述内部端口包括输入端口和输出端口；根据预设的布线资源图获取每个功能块中各个输入端口的实际输入延时值，和每个功能块中各个输出端口的实际输出延时值，所述实际输入延时值为所述功能块中逻辑单元至布线单元的实际延时值，所述实际输出延时值为所述功能块中布线单元至逻辑单元的实际延时值；根据所述功能块中各输出端口的实际输出延时值获取对应功能块中各所述输出端口的统计输出延时值；根据预设的SPFA算法获取每个所述输入端口所连接的布线单元与其它功能块中的布线单元之间的最短路径延时值；根据对应所述输入端口的所述实际输入延时值、对应所述输出端口的所述统计输出延时值，和对应所述布线单元的最短路径延时值，获取所述功能块中的每个所述输入端口与其它功能块中各所述输出端口之间的延时估算值。2.根据权利要求1所述的可编程逻辑器件的延时估算方法，其特征在于，还包括：获取芯片中任意两个功能块之间的相对位置信息；根据所述相对位置信息和所述延时估算值为每个所述输入端口构建延时坐标系格子图；对每个功能块中的各个内部端口进行标号，得到多个带有标号的内部端口；根据所述相对位置信息、延时坐标系格子图和每个所述内部端口各自的标号获取任意输入端口与任意输出端口之间的延时估算值。3.根据权利要求2所述的可编程逻辑器件的延时估算方法，其特征在于，所述根据所述相对位置信息和所述延时估算值为每个所述输入端口构建延时坐标系格子图，包括：以所述输入端口所在的功能块作为中心格子，以任意所述输出端口所在的功能块作为其它格子，按照输入端口所在的功能块和输出端口所在的功能块之间的相对位置信息，为每个所述输入端口构建延时坐标系格子图。4.根据权利要求3所述的可编程逻辑器件的延时估算方法，其特征在于，所述以所述输入端口所在的功能块作为中心格子，以任意所述输出端口所在的功能块作为其它格子，按照输入端口所在的功能块和输出端口所在的功能块之间的相对位置信息，为每个所述输入端口构建延时坐标系格子图，包括：获取所述输入端口所在的功能块和各个输出端口所在的功能块之间的相对位置信息；根据所述相对位置信息，以所述输入端口所在的功能块为中心格子，以所述输出端口所在的功能块为其它格子，构建四象限矩阵；将各个输出端口所形成的四象限矩阵叠加组合在一起，得到所述延时坐标系格子图。5.根据权利要求4所述的可编程逻辑器件的延时估算方法，其特征在于，所述根据所述相对位置信息和所述延时估算值为每个所述输入端...

【专利技术属性】
技术研发人员：冯展鹏，张鑫，夏炜，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：