半导体装置制造方法及图纸

本发明专利技术的实施方式提供一种可靠性高的半导体装置。实施方式的半导体装置具备：底座；半导体元件，设置在底座之上；连接器，设置在半导体元件之上，具有上表面、侧面、和至少设置于侧面的具有多个细孔的多孔体；以及模压树脂，设置在半导体元件的周围以及至少连接器的侧面，连接器的上表面露出。连接器的上表面露出。连接器的上表面露出。

【技术实现步骤摘要】
半导体装置
[0001]相关申请：
[0002]本申请以日本专利申请2020－150569号(申请日为2020年9月8日)为基础申请要求其优先权。本申请通过参照该基础申请而包括基础申请的全部内容。


[0003]实施方式主要涉及一种半导体装置。

技术介绍

[0004]面向发电或输电、泵或鼓风机等的旋转设备、通信系统或工厂等的电源装置、使用交流电动机的铁路、电动汽车、家用电器等广泛领域的MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect
‑
Transistor：金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等的、设计用于电力控制的功率半导体元件正在进行开发。
[0005]此外，还正在进行使用了上述功率半导体元件的、作为功率模块的半导体装置的开发。在这样的半导体装置中要求高电流密度化、低损耗化和高散热化等的规格。

技术实现思路

[0006]本专利技术的实施方式提供一种可靠性高的半导体装置。
[0007]实施方式的半导体装置具备：底座；半导体元件，设置在底座之上；连接器，设置在半导体元件之上，具有上表面、侧面、和至少设置于侧面的具有多个细孔的多孔体；以及模压树脂，设置在半导体元件的周围以及至少连接器的侧面，连接器的上表面露出。
附图说明
[0008]图1是实施方式的半导体装置的示意剖视图。
[0009]图2是实施方式的多孔体以及源极连接器的截面的显微镜照片。
具体实施方式
[0010]以下，参照附图，对本专利技术的实施方式进行说明。再有，在以下说明中，有时对相同或类似的构件赋予相同的符号。此外，有时对说明过一次的构件等适当地省略其说明。
[0011]在本说明书中，为了示出部件等的位置关系，将附图的上方向描述为“上”，将附图的下方向描述为“下”。本说明书中“上”、“下”的概念不一定是表示与重力方向的关系的术语。
[0012](实施方式)
[0013]图1是本实施方式的半导体装置100的示意剖视图。
[0014]半导体装置100具备底座2、第一接合材料4、半导体元件6、第二接合材料8、源极连接器(连接器的一例)10、栅极连接器20、连接器22、第三接合材料24、第四接合材料26和模
压树脂30。
[0015]底座2用于半导体元件6与未图示的外部电路的连接。底座2例如是导电性的板状构件。
[0016]半导体元件6设置在底座2之上。半导体元件6例如是纵型MOSFET，但不限定于此。例如，在半导体元件6是MOSFET的情况下，设置在半导体元件6的底面上的未图示的漏极电极，通过设置在半导体元件6和底座2之间的第一接合材料4而与底座2电连接。
[0017]源极连接器10设置在半导体元件6之上。源极连接器10具有底面10a、侧面10b、上表面10c、侧面10d、面10e和侧面10f。例如，在半导体元件6是MOSFET的情况下，设置在半导体元件6的上表面上的未图示的源极电极，通过设置在半导体元件6和源极连接器10之间的第二接合材料8而与源极连接器10电连接。源极连接器10例如用于半导体元件6的源极电极与未示出的外部电路的电连接。
[0018]源极连接器10具有多孔体12。具体地，在源极连接器10的至少侧面10b上设置有具有多个细孔的多孔体12。在半导体装置100中，作为多孔体12的多孔体12a、12b、12c、12d、12e和12f分别设置在源极连接器的底面10a、侧面10b、上表面10c、侧面10d、面10e和侧面10f上。再有，也可以不设置多孔体12a、12c、12d、12e和12f。
[0019]栅极连接器20的一端通过第三接合材料24而与设置在半导体元件6的上表面的未图示的栅极电极电连接。栅极连接器20的另一端经由第四接合材料26电连接在连接器22上。栅极连接器20以及连接器22用于半导体元件6的栅极电极与未图示的外部电路的电连接。再有，半导体元件6的栅极电极与外部电路的电连接也可以使用键合线等导线。
[0020]模压树脂30设置在底座2的上表面、第一接合材料4的周围、半导体元件6的周围、栅极连接器20的周围、第三接合材料24的周围以及第四接合材料26的周围。此外，模压树脂30还设置在多孔体12a、12b、12d、12e和12f的表面上。多孔体12c、底座2的底面以及连接器22的一部分露出。再有，在未设置多孔体12c的源极连接器10的情况下，源极连接器10的上表面10c露出。
[0021]底座2、源极连接器10、栅极连接器20以及连接器22包含例如Cu(铜)等金属或合金。再有，也可以在底座2、源极连接器10、栅极连接器20以及连接器22的表面上设置包含例如Au(金)、Pt(白金)、Pd(钯)、Ag(银)、Cu(铜)、Sn(锡)或Ni(镍)等的薄膜。
[0022]作为第一接合材料4、第二接合材料8、第三接合材料24和第四接合材料26，使用包含焊锡或银微粒的导电性树脂等。
[0023]多孔体12例如包含Al(铝)、Zn(锌)、Mg(镁)、Ni(镍)、Co(钴)、Fe(铁)、Cr(铬)、Ti(钛)、Zr(锆)、Cu(铜)。此外，多孔体12也可以是包含上述元素的合金。优选的是，多孔体12包含Ni。
[0024]模压树脂30例如是包含石英(SiO2)颗粒等填料的环氧树脂等。
[0025]图2是实施方式的多孔体12以及源极连接器10的截面的显微镜(扫描电子显微镜(Scanning Electron Microscope)SEM)照片。再有，图2所示的显微镜照片是以500倍的放大率拍摄而成的。在源极连接器10之上形成有多孔体12。并且，多孔体12具有多个细孔14。图2中示出了作为多个细孔14的细孔14a、14b、14c和14d。再有，图2所示的多孔体12是由Ni形成的。
[0026]优选的是，多个细孔14的平均镀层深度(平均深度的一例)为3μm以上20μm以下。
[0027]优选的是，多个细孔14的平均孔间距为1μm以上20μm以下。
[0028]对多个细孔14的平均镀层深度和平均孔间距的测量方法进行说明。根据JIS B 0601：2013(ISO4287：1997)，在多孔体12的截面上，对测量截面曲线适用规定的临界值λs的低频滤波器，得到截面曲线(primary profile)。然后，利用临界值λc的高频滤波器，从截面曲线中除去较长的波长成分，得到轮廓曲线。将该轮廓曲线称为粗糙度曲线(roughness profile)。再有，λs以及λc的标准关系例如基于JIS B 0651。
[0029]此外，决定基准面(粗糙度曲线的底面)。例如，在用Cu形成源极连接器10，用Ni形成多孔体12的情况下，所述基准面是Cu与Ni的界面。
[0030本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其中，具备：底座；半导体元件，设置在所述底座之上；连接器，设置在所述半导体元件之上，具有上表面、侧面和至少设置于所述侧面的具有多个细孔的多孔体；以及模压树脂，设置在所述半导体元件的周围以及至少所述连接器的所述侧面，所述连接器的上表面露出。2.根据权利要求1所述的半导体装置，其中，所述多个细孔的平均深度为3μm以上20μm以下。3.根据权利要求1所述的半导体装置，其中，所述多个细孔的平均孔间距为1μm以上20μm以下。4.根据权利要求1所述的半导体装置，其中，所述多孔体的线粗糙度Rz为3μm以上20μm以下。5.根据权利要求1所述...

【专利技术属性】
技术研发人员：蔡誉宁，仓谷英敏，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：