执行可配置模式设置的存储设备及其操作方法技术

根据一个方面的存储设备可以包括：存储单元阵列，包括各自包括多个存储体的第一存储体区域和第二存储体区域；运算逻辑，包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE；控制逻辑，被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式；第一模式信号发生器和第二模式信号发生器，被配置为控制第一和第二PE的启用，其中，响应于第一存储体区域被设置为运算模式并且第二存储体区域被设置为常规模式，第一模式信号发生器被配置为输出第一模式信号以启用第一PE，并且第二模式信号发生器被配置为输出第二模式信号以禁用第二PE。配置为输出第二模式信号以禁用第二PE。配置为输出第二模式信号以禁用第二PE。

【技术实现步骤摘要】
执行可配置模式设置的存储设备及其操作方法
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2020年9月7日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0114045的优先权，该申请的公开内容通过全文引用合并于此。


[0003]本公开的一些实施例涉及存储设备，并且更具体地，涉及执行可配置模式设置的存储设备及其操作方法。

技术介绍

[0004]在高性能电子系统中广泛使用的半导体存储设备的容量和速度不断增加。除了存储数据外，还提出了一种在存储设备内执行诸如神经网络操作之类的各种类型的运算处理的方法。作为示例，存储设备可以包括多个存储体和与之对应的用于执行运算处理的多个处理元件(PE)。
[0005]根据上述配置，可能需要存储设备与诸如数据写入和读取的常规存储操作一起执行大量的算术处理。然而，这样的操作可能需要高效分配资源来处理大量计算，这可能导致常规存储操作速度降低。

技术实现思路

[0006]本专利技术构思的实施例可以提供一种能够高效地分配资本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储设备，包括：存储单元阵列，包括各自包括多个存储体的第一存储体区域和第二存储体区域；运算逻辑，包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE；控制逻辑，被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式；第一模式信号发生器，被配置为基于所述控制逻辑的控制来生成用于控制所述第一PE的启用的第一模式信号；以及第二模式信号发生器，被配置为基于所述控制逻辑的控制来生成用于控制所述第二PE的启用的第二模式信号，其中，响应于所述第一存储体区域被设置为运算模式并且所述第二存储体区域被设置为常规模式，所述第一模式信号发生器被配置为输出所述第一模式信号以启用所述第一PE，并且所述第二模式信号发生器被配置为输出所述第二模式信号以禁用所述第二PE。2.根据权利要求1所述的存储设备，其中，所述第一存储体区域包括多个第一存储体，所述第二存储体区域包括多个第二存储体，响应于外部源活动命令，所述第一存储体区域的至少两个第一存储体被一起激活，并且响应于所述外部源活动命令，所述第二存储体区域中的一个存储体被选择性地激活。3.根据权利要求2所述的存储设备，其中，所述第一PE被配置为使用从所述第一存储体区域中的所述至少两个第一存储体的激活的行中读取的数据来并行地执行运算。4.根据权利要求1所述的存储设备，其中，所述第一PE被配置为与所述第二存储体区域的数据访问并行地执行运算处理。5.根据权利要求1所述的存储设备，其中，所述控制逻辑被配置为：接收值被改变的设置信息，并且基于改变后的设置信息将所述第一存储体区域和所述第二存储体区域两者设置为所述运算模式或所述常规模式。6.根据权利要求1所述的存储设备，其中，所述控制逻辑包括具有多个模式寄存器的模式寄存器组MRS、以及用于对外部源命令/地址进行解码的命令解码器，并且所述控制逻辑被配置为将接收到的包括OP码的命令存储在所述MRS中作为所述设置信息。7.根据权利要求6所述的存储设备，还包括：接口电路，被配置为接收所述外部源命令/地址，其中，所述接口电路包括用于接收行信号的行引脚和用于接收列信号的列引脚，并且所述接口电路被配置为通过所述列引脚接收所述设置信息。8.根据权利要求6所述的存储设备，其中，所述控制逻辑被配置为将所述OP码共同地提供给所述第一模式信号发生器和所述第二模式信号发生器，并且响应于所述OP码，所述第一模式信号发生器被配置为生成所述第一模式信号，并且所述第二模式信号发生器被配置为生成所述第二模式信号。9.根据权利要求6所述的存储设备，还包括用于接收行信号的行引脚和用于接收列信号的列引脚，并且还包括接口电路，所述接口电路被配置为通过所述行引脚接收所述外部源命令/地址，其中，所述控制逻辑被配置为接收一个或多个命令和一个或多个地址的组合
作为所述设置信息，其中，所述控制逻辑被配置为基于活动命令和预充电命令中的至少一个与行地址的组合来控制所述第一存储体区域和所述第二存储体区域的模式。10.根据权利要求9所述的存储设备，其中，所述控制逻辑还被配置为接收存储体地址，并且基于所述存储体地址的信息来选择要进入所述运算模式的存储体区域。11.根据权利要求1所述的存储设备，还包括：被配置为向所述第一处理元件PE提供第一驱动时钟信号的第一时钟发生器和被配置为向所述第二PE提供第二驱动时钟信号的第二时钟发生器，其中，响应于所述第一模式信号，所述第一时钟发生器被配置为向所述第一PE提供第一驱动时钟信号，并且响应于所述第二模式信号，所述第二时钟发生器被配置为阻止向所述第二PE提供第二驱动时钟信号。12.一种与存储器控制器通信的存储设备，所述存储设备包括：存储单元阵列，包括第一存储体区域和第二存储体区域，每个存储体区域包括多个存储体；运算逻辑，包括与所述第一存储体区...

【专利技术属性】
技术研发人员：权宁天，金载山，柳济民，尹载允，李海硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：