包括行解码器的存储器装置制造方法及图纸

本申请涉及包括行解码器的存储器装置。一种存储器装置包括：基板，其限定有第一单元区域和第二单元区域以及在第一单元区域和第二单元区域之间的行解码器区域；外围电路，其限定在基板的第一单元区域和第二单元区域中；传输晶体管，其限定在基板的行解码器区域中；底布线层，其设置在覆盖外围电路和传输晶体管的第一介电层中；存储器单元阵列，其限定在第一介电层上；第二介电层，其限定在第一介电层上并覆盖存储器单元阵列；顶布线层，其设置在限定在第二介电层上的第三介电层中；以及全局线，其设置在行解码器区域中并且被配置为向传输晶体管传送操作电压，其中，全局线仅设置在底布线层和顶布线层当中的至少一个底布线层中。中。中。

【技术实现步骤摘要】
包括行解码器的存储器装置


[0001]各种实施方式通常涉及半导体技术，并且更具体地，涉及包括行解码器的存储器装置。

技术介绍

[0002]易失性存储器装置具有高的写入速度和读取速度，但是如果其供电中断，则其内所存储的数据会丢失。非易失性存储器装置具有相对低的写入速度和读取速度，但是即使其供电中断，也可以保留其内所存储的数据。因此，为了存储无论供电如何都应保留的数据，可以使用非易失性存储器装置。非易失性存储器装置的示例包括只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存可以分为NOR型存储器和NAND型存储器。
[0003]在非易失性存储器装置的示例中，NAND闪存装置被广泛用作数据储存装置。NAND闪存装置可以通过行解码器向存储器单元传送操作电压。

技术实现思路

[0004]各种实施方式涉及能够减小存储器装置的尺寸和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：基板，该基板限定有在第一方向上设置的第一单元区域和第二单元区域以及设置在所述第一单元区域和所述第二单元区域之间的行解码器区域；外围电路，该外围电路限定在所述基板的所述第一单元区域和所述第二单元区域中；多个传输晶体管，所述多个传输晶体管限定在所述基板的所述行解码器区域中；多个底布线层，所述多个底布线层设置在覆盖所述外围电路和所述多个传输晶体管的第一介电层中；存储器单元阵列，该存储器单元阵列限定在所述第一介电层上；第二介电层，该第二介电层限定在所述第一介电层上，该第二介电层覆盖所述存储器单元阵列；多个顶布线层，所述多个顶布线层设置在第三介电层中，所述第三介电层限定在所述第二介电层上；以及多条全局线，所述多条全局线设置在所述行解码器区域中，所述多条全局线向所述多个传输晶体管传送操作电压，其中，所述多条全局线仅设置在所述多个底布线层和所述多个顶布线层当中的底布线层中。2.根据权利要求1所述的存储器装置，其中，所述多条全局线设置在所述多个底布线层当中的非最顶端底布线层的底布线层中。3.根据权利要求2所述的存储器装置，其中，所述多个底布线层包括第一底布线层、在所述第一底布线层上方的第二底布线层、以及在所述第二底布线层上方的第三底布线层，所述第三底布线层是最顶端底布线层，所述多个顶布线层包括第一顶布线层和在所述第一顶布线层上方的第二顶布线层，并且所述多条全局线设置在所述第二底布线层中。4.根据权利要求3所述的存储器装置，该存储器装置还包括：多条局部线，所述多条局部线设置在所述行解码器区域中，并且被配置为向所述存储器单元阵列传送通过所述多个传输晶体管提供的所述操作电压，其中，所述多条局部线包括：多条第一局部线，所述多条第一局部线设置在所述第二底布线层中并分别电联接至所述多个传输晶体管；以及多条第二局部线，所述多条第二局部线设置在所述第一顶布线层中并分别电联接至所述多条第一局部线。5.根据权利要求4所述的存储器装置，该存储器装置还包括：多个第一局部焊盘，所述多个第一局部焊盘设置在所述第三底布线层的所述行解码器区域中，并通过多个第一接触件分别联接至所述第一局部线，其中，所述存储器单元阵列包括多个存储块，其中，所述多个传输晶体管被分组为分别与所述多个存储块相对应的多个传输晶体管组，并且
其中，与联接至所述多个传输晶体管组中的一个传输晶体管组中所包括的传输晶体管的第一局部线联接的第一局部焊盘在所述第一方向布置成一排。6.根据权利要求5所述的存储器装置，其中，所述第一单元区域和所述第二单元区域中的每一个包括在第二方向布置的多个外围区域，所述外围电路被划分多个外围区域，所述外围电路中所包括的元件通过多条联接线彼此电联接，并且所述多条联接线包括：多条第一联接线，所述多条第一联接线设置在所述第二底布线层的所述行解码器区域中，所述多条第一联接线在所述第二方向上延伸；多条第二联接线，所述多条第二联接线设置在所述第三底布线层中，所述多条第二联接线在所述第一方向上延伸；以及第三联接线，该第三联接线设置在所述第二顶布线层的所述行解码器区域中，该第三联接线在所述第二方向上延伸，其中，所述第二方向平行于所述基板的顶表面并且与所述第一方向交叉。7.根据权利要求6所述的存储器装置，其中，所述第二局部线设置在所述第一顶布线层中并且不设置在所述第二顶布线层中，并且所述第三联接线仅设置在所述第二顶布线层中并且不设置在所述第一顶布线层中。8.根据权利要求6所述的存储器装置，该存储器装置还包括：联接焊盘，该联接焊盘设置在所述第一顶布线层的所述行解码器区域中，该联接焊盘通过第二接触件联接至所述第三联接线；以及第三接触件，该第三接触件穿过所述第二介电层并且将所述联接焊盘和所述多条第二联接线中的一条联接。9.根据权利要求8所述的存储器装置，其中，所述多条第二联接线包括：第一组第二联接线，该第一组第二联接线具有第一宽度；以及第二组第二联接线，该第二组第二联接线具有小于所述第一宽度的第二宽度，其中，所述第三接触件将所述联接焊盘和所述第一组第二联接线中的一条联接。10.根据权利要求9所述的存储器装置，其中，所述第三底布线层包括通过在所述第一方向上设置的一行所述第一局部焊盘划分的第一区和第二区，并且所述第一组第二联接线设置在所述第一区中，而所述第二组第二联接线设置在所述第二区中。11.根据权利要求9所述的存储器装置，其中，所述第一组第二联接线包括电力信号线和模拟信号线，并且所述第二组第二联接线包括逻辑信号线。12.一种存储器装置，该存储器装置包括：基板，该基板限定有在第一方向上设置的第一平面区域和...

【专利技术属性】
技术研发人员：金镇浩，金映奇，成象铉，吴星来，田炳现，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：